专利名称：用于形成浅沟道隔离结构的方法
技术领域：
本发明涉及半导体制造工艺，特别涉及用于形成浅沟道隔离结构的方法。
背景技术：
近年来，随着半导体集成电路制造技术的发展，芯片中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，生产线上使用的线路宽度已进入了亚微米的细小范围。然而，无论器件尺寸如何缩小化，在芯片中各个器件之间仍必须有适当地绝缘或隔离，方可得到良好的器件性能。该技术一般称为器件隔离技术(device isolationtechnology)，其主要目的是在各器件之间形成隔离物，并且在确保良好隔离效果的情况下，尽量缩小隔离物的区域，以空出更多的芯片面积来容纳更多的器件。在各种元件隔离技术中，局部娃氧化方法(Local Oxidation, L0C0S)和浅沟道隔离(Shallow TrenchIsolation, STI)是最常被采用的两种技术。 图I(A)-I(D)为现有技术中形成浅沟道隔离结构的示意图。如图I(A)所示，首先提供半导体前端器件100，包括半导体衬底102，并在半导体衬底102上依次分别形成垫氧化硅层104、氮化硅层106 ;如图I⑶所示，然后通过浅沟道隔离刻蚀工艺，用干法刻蚀法刻蚀氮化娃层106、垫氧化娃层104和半导体衬底102,从而形成浅凹槽108 ;如图I(C)所示，通过高密度等离子体化学气相沉积法(HDPCVD,High Density Plasma Chemical VaporDeposition)或高深宽比工艺(HARP)在氮化硅层106上形成绝缘层110，且所述绝缘层110将所述浅凹槽108填充满。然后，如图I(D)所示，对绝缘层110进行平坦化处理，例如，采用化学机械抛光工艺(CMP, Chemical Mechanical Polishing)清除氮化娃层106上的绝缘层110，然后再通过湿法刻蚀去除氮化硅层106和垫氧化硅层104，最终形成浅沟道隔离结构即浅沟道隔离槽108，其中，衬底102中除去浅沟道隔离槽108之外的部分为有源区。然而，当采用上述工艺过程形成浅沟道隔离结构时经常出现较严重的缺陷。图2 (A)-2 (B)说明了使用现有技术形成的浅沟道隔离结构存在的缺陷示意图，其中半导体器件200包括N型离子注入区202，阱区掩膜204，浅沟道隔离槽210，P阱区206和N阱区208。如图2(A)所示，箭头212表示浅沟道隔离结构在一般情况下能够提供良好的绝缘效果，但是如图2(B)所示，当在半导体制造过程中发生阱区离子注入的光刻偏移时，箭头212表示浅沟道隔离结构的绝缘效果被降低，这很可能影响半导体器件的良品率。因此，本领域需要一种改进的形成浅沟道隔离结构的方法，能够有效地克服在半导体制造过程中发生阱区离子注入的光刻偏移时浅沟道隔离结构的绝缘效果降低的技术问题，从而提高制造半导体器件的良品率，并且同时具有简单的制造流程和较低的成本。
发明内容
为了能够有效地克服在半导体制造过程中发生阱区离子注入的光刻偏移时浅沟道隔离结构的绝缘效果降低的技术问题，本发明对形成浅沟道隔离结构的方法进行了改进。本发明提出一种用于形成浅沟道隔离结构的方法，包括下列步骤提供半导体衬底；在所述衬底上形成硬掩膜层；对所述硬掩膜层和衬底进行刻蚀，以形成凹槽；在所述凹槽底部形成凹槽加宽部；在所述凹槽中填充绝缘层；以及进行抛光步骤，以去除所述衬底上的所述绝缘层。其中进一步包括蚀刻步骤，以去除所述衬底上的所述硬掩膜层。其中形成所述硬掩膜层包括依次形成第一氧化物层和氮化硅层。其中所述形成凹槽加宽部包括下列步骤在所述硬掩膜层和所述凹槽上沉积第二氧化物层；对所述第二氧化物层进行刻蚀，以去除位于凹槽底部的第二氧化物层；对所述凹槽进行各向同性刻蚀，以形成凹槽加宽部。
其中在所述凹槽底部形成凹槽加宽部之后进一步包括下列步骤在所述凹槽加宽部中形成第三氧化物层；对所述第三氧化物层进行刻蚀，以去除所述凹槽加宽部的底部的第三氧化物层；以及进行刻蚀步骤，以进一步加深凹槽。其中所述凹槽加宽部处于所述凹槽的中下部。其中所述凹槽加宽部距离所述衬底的表面的深度为100-2000埃。其中所述凹槽加宽部的厚度为20-2000埃。其中对所述第二氧化物层进行刻蚀的步骤使用干法刻蚀。其中在形成凹槽加宽部的步骤中使用各项同性硅湿法刻蚀。其中形成所述第三氧化物层使用热氧化工艺。其中所述对所述第三氧化物层进行刻蚀的步骤使用干法刻蚀。其中进行所述进一步加深凹槽的步骤使用干法刻蚀。根据本发明的形成浅沟道隔离结构的方法，能够有效地克服在半导体制造过程中发生阱区离子注入的光刻偏移时浅沟道隔离结构的绝缘效果降低的技术问题，并且能够提高隔离效果以及增大工艺窗口，从而提高制造半导体器件的良品率。并且本发明的方法同时具有简单的制造流程和较低的成本。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图I(A)-I(D)为现有技术中形成浅沟道隔离结构的方法示意 图2 (A)-2 (B)为使用现有技术形成的浅沟道隔离结构存在的缺陷示意 图3(A)-3(G)为根据本发明的一个实施例形成浅沟道隔离结构的方法示意 图4为根据图3(A)-3(G)的实施例形成的浅沟道隔离结构示意 图5(A)-5(E)为根据本发明的一个实施例的形成浅沟道隔离结构的方法示意 图6为根据图5(A)-5 (E)的实施例形成的浅沟道隔离结构示意 图7为根据本发明的一个实施例形成浅沟道隔离结构的方法流程 图8为根据本发明形成浅沟道隔离结构的凹槽加宽部的方法流程图；以及 图9为根据本发明形成浅沟道隔离结构时进一步加深凹槽的方法流程图。
具体实施例方式接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。除非另外定义，在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解，诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义，而不能在理想的或过度正式的意义上解释，除非这里明示地这样定义。 为了解决现有技术中存在的上述问题，本发明对形成浅沟道隔离结构的方法进行了改进。图3(A)-3(G)为根据本发明的一个实施例形成浅沟道隔离结构的方法示意图。如图3 (A)所示，首先提供半导体前端器件300，包括半导体衬底302，并在半导体衬底302上依次分别形成作为硬掩膜层的垫氧化硅层304、氮化硅层306，可以采用沉积的方法形成所述硬掩膜层，例如使用化学气象沉积或物理气象沉积；如图3 (B)所示，通过浅沟道隔离刻蚀工艺，利用图案化的光刻胶作为掩膜，用干法刻蚀法刻蚀氮化硅层306、垫氧化硅层304和半导体衬底302，从而形成凹槽308 ;如图3(C)所示，在氮化硅层306和凹槽308上沉积氧化物层310，具体可为氧化硅层310，例如使用化学气象沉积或物理气象沉积；如图3(D)所示，对氧化硅层310进行刻蚀，例如使用氧化物干法刻蚀，去除凹槽底部的氧化硅层，而保留凹槽308的侧壁上的氧化硅层310 ;如图3(E)所示，对凹槽308进行各向同性刻蚀，具体为各项同性湿法刻蚀，以形成凹槽加宽部312，优选地凹槽加宽部312距离所述衬底的表面的深度为100-2000埃，并且凹槽加宽部312优选厚度为20-2000埃；如图3(F)所示，在凹槽308中填充绝缘层316，即向凹槽308中填充绝缘层316、并使绝缘层316覆盖氮化硅层306，例如使用高密度等离子体化学气相沉积或高深宽比工艺，所述绝缘物可以为氧化物，具体为氧化硅；如图3(G)所示，对绝缘层316进行平坦化处理，例如使用化学机械抛光工艺，并通过刻蚀去除氮化硅层306和垫氧化硅层304，最终形成包括浅沟道隔离槽308的浅沟道隔离结构，其中，浅沟道隔离槽308中包括绝缘层316，并且衬底302中除去浅沟道隔离槽308之外的部分为有源区。图4为根据图3 (A)-3 (G)的实施例形成的浅沟道隔离结构示意图。如图4所示，半导体器件400包括N型离子注入区402，阱区掩膜404，浅沟道隔离槽410，P阱区406和N阱区408。其中浅沟道隔离槽410具有凹槽加宽部，因此如箭头412所示，即使在半导体制造过程中发生阱区离子注入的光刻偏移时，浅沟道隔离槽410也能够提供良好的绝缘效果，从而提高半导体器件400的良品率。图5(A)_5(E)为根据本发明的一个实施例的形成浅沟道隔离结构的方法示意图，与图3(A)-3(G)的实施例相比，在图3(F)的步骤之后、图3(G)的步骤之前，将凹槽进一步加深。如图5(A)所示，进行热氧化步骤以在凹槽加宽部512中形成氧化物层514，具体可以是氧化硅层514 ;如图5(B)所示，对氧化硅层514进行干刻蚀，以去除暴露的氧化硅层，而保留凹槽加宽部512的侧壁上的氧化硅层514 ;如图5(C)所示，执行刻蚀工艺，以进一步加深凹槽508 ;如图5(D)所示，在凹槽508中填充绝缘层516，即向凹槽508中填充绝缘层516、并使绝缘层516覆盖氮化硅层506，例如使用高密度等离子体化学气相沉积或高深宽比工艺，所述绝缘物可以为氧化物，具体为氧化硅；如图5(E)所示，对绝缘层516进行平坦化处理，例如使用化学机械抛光工艺，并通过刻蚀去除氮化硅层506和垫氧化硅层504，最终形成包括浅沟道隔离槽508的浅沟道隔离结构。其中，凹槽加宽部512位于凹槽508的中下部。图6为根据图5(A)_5(E)的实施例形成的浅沟道隔离结构示意图。如图6所示，半导体器件600包括N型离子注入区602，阱区掩膜604，浅沟道隔离槽610，P阱区606和N阱区608。其中浅沟道隔离槽610具有凹槽加宽部，并且凹槽的深度更深，因此如箭头612所示，即使在半导体制造过程中发生阱区离子注入的光刻偏移时，浅沟道隔离槽610也能够提供良好的绝缘效果，且相对于没有进一步加深凹槽508具有更好的绝缘效果，从而提高半导体器件600的良品率。图7为根据本发明的一个实施例形成浅沟道隔离结构的方法流程。如图7所示，在步骤702中，首先提供半导体衬底，并在半导体衬底上形成硬掩膜层，所述硬掩膜层包括·第一氧化硅层、氮化硅层；在步骤704中，通过浅沟道隔离刻蚀工艺，用干法刻蚀法刻蚀硬掩膜层和半导体衬底，从而形成凹槽；在步骤706中，在凹槽底部形成凹槽加宽部；在步骤708中，在凹槽中形成绝缘层，即向凹槽中填充绝缘层；在步骤710中，对绝缘层进行平坦化处理，并去除所述硬掩膜层，从而最终形成包括浅沟道隔离槽的浅沟道隔离结构。图8为根据本发明的形成浅沟道隔离结构的凹槽加宽部的方法流程图。如图8所示，在步骤802中，在硬掩膜层和凹槽上沉积第二氧化物层，具体可以是氧化硅层；在步骤804中，对第二氧化物层进行刻蚀，用以仅保留凹槽的侧壁上的第二氧化物层，而去除其它部分的第二氧化物层；在步骤806中，对凹槽进行刻蚀，以形成凹槽加宽部。图9为根据本发明形成浅沟道隔离结构时进一步加深凹槽的方法流程图。如图9所示，在步骤902中，在凹槽加宽部中形成第三氧化物层，具体可以是氧化硅层；在步骤904中，对第三氧化物层进行刻蚀，用以去除凹槽加宽部的底部的第三氧化物层，而仅保留凹槽加宽部的侧壁上的第三氧化物层；在步骤906中，执行刻蚀工艺，以进一步加深凹槽。根据本发明提供的方法，能够有效地克服在半导体制造过程中发生阱区离子注入的光刻偏移时浅沟道隔离结构的绝缘效果降低的技术问题，并且能够扩大半导体的工艺窗口，从而提高制造半导体器件的良品率。并且上述方法同时具有简单的制造流程和较低的成本。尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，他们都将落入本发明公开的构思的精神和范围内。更特别地，在本发明公开、附图、以及所附权利要求的范围内，可以在主题的结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方式的修改和改变以外，可替换方式的使用对于本领域技术人员来说也是显而易见的选择。
权利要求
1.一种用于形成浅沟道隔离结构的方法，包括下列步骤 提供半导体衬底； 在所述衬底上形成硬掩膜层； 对所述硬掩膜层和衬底进行刻蚀，以形成凹槽； 在所述凹槽底部形成凹槽加宽部； 在所述凹槽中填充绝缘层；以及 进行抛光步骤，以去除所述衬底上的所述绝缘层。
2.如权利要求I所述的方法，进一步包括蚀刻步骤，以去除所述衬底上的所述硬掩膜层。
3.如权利要求I或2所述的方法，其中形成所述硬掩膜层包括依次形成第一氧化物层和氮化娃层。
4.如权利要求I所述的方法，其中所述形成凹槽加宽部包括下列步骤 在所述硬掩膜层和所述凹槽上沉积第二氧化物层； 对所述第二氧化物层进行刻蚀，以去除位于凹槽底部的第二氧化物层； 对所述凹槽进行各向同性刻蚀，以形成凹槽加宽部。
5.如权利要求I所述的方法，其中在所述凹槽底部形成凹槽加宽部之后进一步包括下列步骤 在所述凹槽加宽部中形成第三氧化物层；以及 对所述第三氧化物层进行刻蚀，以去除所述凹槽加宽部的底部的第三氧化物层；以及 进行刻蚀步骤，以进一步加深凹槽。
6.如权利要求5所述的方法，其中所述凹槽加宽部处于所述凹槽的中下部。
7.如权利要求I所述的方法，其中所述凹槽加宽部距离所述衬底的表面的深度为100-2000 埃。
8.如权利要求I所述的方法，其中所述凹槽加宽部的厚度为20-2000埃。
9.如权利要求4所述的方法，其中对所述第二氧化物层进行刻蚀的步骤使用干法刻蚀。
10.如权利要求4所述的方法，其中在形成凹槽加宽部的步骤中使用各向同性湿法刻蚀。
11.如权利要求5所述的方法，其中形成所述第三氧化物层使用热氧化工艺。
12.如权利要求5所述的方法，其中所述对所述第三氧化物层进行刻蚀的步骤使用干法刻蚀。
13.如权利要求5所述的方法，其中进行所述进一步加深凹槽的步骤使用干法刻蚀。
全文摘要
本发明公开了一种用于形成浅沟道隔离结构的方法，包括下列步骤提供半导体衬底；在所述衬底上形成硬掩膜层；对所述硬掩膜层和衬底进行刻蚀，以形成凹槽；在所述凹槽底部形成凹槽加宽部；在所述凹槽中填充绝缘层；以及进行抛光步骤，以去除所述衬底上的所述绝缘层。根据本发明的用于形成浅沟道隔离结构的方法，能够有效地克服在半导体制造过程中发生阱区离子注入的光刻偏移时浅沟道隔离结构的绝缘效果降低的技术问题，并且能够提高隔离效果以及增大工艺窗口，从而提高制造半导体器件的良品率。
文档编号H01L21/762GK102810502SQ20111014619
公开日2012年12月5日 申请日期2011年6月1日 优先权日2011年6月1日
发明者刘金华, 卜伟海 申请人:中芯国际集成电路制造(上海)有限公司