专利名称：一种基于soi衬底的高迁移率双沟道材料的制备方法
技术领域：
本发明涉及一种用于CMOS器件的双沟道材料的制备方法，尤其涉及一种基于SOI衬底的高迁移率双沟道材料的制备方法，属于微电子与固体电子学技术领域。
背景技术：
随着集成电路工艺的发展，器件的特征尺寸不断缩小，体硅材料较低的电子和空穴迁移率已经成为提高器件性能的瓶颈。应变硅(strained silicon)，通过在晶格常数不同于硅的材料上外延硅，或者其他工艺方法引起硅晶格结构的拉伸或者压缩形变而形成。由于其可以有效提高载流子迁移率，已经成为面向新一代半导体工艺节点的候选衬底材料。SiGe衬底具有与Si不相同的晶格常数，在SiGe衬底上外延生长的Si与SiGe衬底之间会存在晶格失配，这种晶格失配使得外延的Si层会有应变。应变硅材料由于其晶格结构 的畸变，能够同时提高电子和空穴的迁移率，而绝缘体上应变硅(sSOI，strained siliconon insulator)同时具有绝缘体上娃(SOI, silicon on insulator)和应变娃的优点，在集成电路工艺中具有更广阔的应用前景。绝缘体上应变硅材料也可以是应变Si与(应变)SiGe的组合，即以应变Si/(应变)SiGe形成双沟道层结构(应变Si为表层、SiGe为埋层)。在双沟道独特的能带结构中，电子被限制在应变Si层中，可以获得高的电子迁移率，空穴被限制在(应变)SiGe层中，可以获得闻的空穴迁移率。鉴于此，本发明将提出一种基于SOI衬底的应变Si/SiGe双沟道材料的制备工艺，采用该工艺可同时为NMOS及PMOS提供高迁移率的沟道材料。
发明内容
本发明要解决的技术问题在于提供一种基于SOI衬底的高迁移率双沟道材料的制备方法。为了解决上述技术问题，本发明采用如下技术方案一种基于SOI衬底的高迁移率双沟道材料的制备方法，包括以下步骤步骤一、在SOI衬底上外延生长SiGe层，其中SOI衬底由下至上依次由硅衬底、绝缘埋层和顶层硅组成；步骤二、在所述SiGe层上继续外延生长Si盖帽层；步骤三、在所述Si盖帽层上形成光刻胶，利用光刻刻蚀工艺将部分Si盖帽层露出；步骤四、在露出的Si盖帽层上继续外延生长Si层；步骤五、进行离子注入，使注入的离子分布在SOI衬底的顶层硅中；步骤六、进行退火工艺，使部分SiGe层中的应力产生弛豫，从而将应力转移到其上方外延的Si材料中形成应变硅；形成的应变硅用于形成NM0SFET沟道，在光刻胶覆盖区域下方的SiGe层用于形成PM0SFET沟道。
作为本发明的优选方案，步骤一所采用的SOI衬底的顶层硅厚度为5-100nm，绝缘埋层厚度为10-500nm。作为本发明的优选方案，步骤一在SOI衬底上外延生长SiGe层之前，还需要对该SOI衬底进行RCA清洗。作为本发明的优选方案，步骤一外延生长的SiGe层中，Ge含量为10% _50%。作为本发明的优选方案，步骤一外延生长的SiGe层的厚度为5_200nm。作为本发明的优选方案，步骤二外延生长的Si盖帽层的厚度为2_5nm。作为本发明的优选方案，步骤四外延生长的Si层的厚度为5_20nm。作为本发明的优选方案，步骤五注入的离子为H、He、N、Si、C中的一种或多种。
作为本发明的优选方案，步骤五尚子注入的剂量为lE13_lE18/cm2。作为本发明的优选方案，步骤五退火的温度为300-1000°C，时间为I分钟至2小时。本发明的有益效果在于本发明采用了传统的SOI衬底，利用外延、离子注入、退火等手段在SOI衬底上形成了应变Si/SiGe双沟道材料，其工艺步骤简单，易于实现，能够同时为NM0SFET及PM0SFET提供高迁移率的沟道材料，满足了同时提高NM0SFET和PM0SFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。
图1-8为本发明方法的工艺流程示意图。
具体实施例方式下面结合附图进一步说明本发明的具体实施步骤，为了示出的方便附图并未按照比例绘制。实施例一请参见图1-8，本实施例提供的制备方法，包括以下步骤步骤一、提供一片传统的SOI衬底，如图I所示，SOI衬底由下至上依次由硅衬底
10、绝缘埋层20和顶层硅30组成，其中，顶层硅30厚度为5-100nm，绝缘埋层20厚度为10_500nm ;然后对该 SOI 衬底进行标准的 RCA (Radio Corporation of America)清洗,去除表面的污染物；再在该SOI衬底上外延生长SiGe层40，如图2所示，SiGe层40的Ge含量可以优选为10% -50%，厚度优选为5-200nm。为了保证生长的SiGe层40具有压应力，SiGe材料的厚度应控制在临界厚度以内，本实施例中，外延生长的SiGe层40的Ge含量为20%，其厚度控制在IOOnm左右。步骤二、如图3所示，在所述SiGe层40上继续外延生长Si材料，作为Si盖帽层50。Si盖帽层50的厚度为2-5nm，在后续制作MOS器件时用于和高介电常数(H-K)栅介质接触，从而避免界面缺陷态的形成。步骤三、根据CMOS工艺的要求，在所述Si盖帽层50上形成光刻胶60，如图4所示；然后利用光刻刻蚀工艺形成相应的图形，露出一部分的Si盖帽层50，如图5所示。由此可将设计为PM0SFET的部分用光刻胶进行保护，而设计为NM0SFET的部分露出以便后续工艺在该区域形成应变硅。步骤四、如图6所示，在露出的Si盖帽层50上继续外延生长Si层70。外延生长的Si层70，厚度优选为5-20nm，以便于后续SiGe应力释放后，完全将应力转移到Si中，从而形成应变硅。本实施例中，外延生长的Si层70，厚度为10nm。步骤五、如图7所示，进行离子注入，使注入的离子分布在SOI衬底的顶层硅30中。注入的离子优选为H、He、N、Si、C中的一种或多种，注入的剂量优选为lE13-lE18/cm2，而注入的能量根据不同的离子种类、和SiGe及其上方的Si的厚度进行确定，从而使离子注
入的射程分布在SOI衬底的顶层硅30中。本实施例中，采用H离子注入，注入剂量为1E15/
2
cm o步骤六、进行退火工艺，退火的温度优选为300-1000°C，时间为I分钟至2小时。由于离子注入引起的损伤，使得部分SiGe层40中的应力产生弛豫，从而将应力转移到其上方外延的Si材料中形成应变硅80。本实施例中，退火温度为600°C，时间为50分钟。如图8所示，形成的应变硅80用于形成NMOSFET沟道，在光刻胶60覆盖区域下方的SiGe层40用于形成PMOSFET沟道。去除光刻胶后，利用该双沟道材料，可以在应变的SiGe材料上设计PMOSFET，在应变的Si材料上设计NMOSFET，从而可以实现CMOS工艺的集成。实施例二采用与实施例一相类似的工艺步骤，不同之处在于步骤一中外延生长的SiGe层Ge含量为10%，其厚度控制在200nm ;步骤四中外延生长的Si层，厚度为5nm ;步骤五中采用He离子注入，注入剂量为lE13/cm2 ;步骤六中的退火温度为1000°C，时间为I分钟。实施例三采用与实施例一相类似的工艺步骤，不同之处在于步骤一中外延生长的SiGe层Ge含量为30%，其厚度控制在80nm ;步骤四中外延生长的Si层，厚度为IOnm ;步骤五中采用N离子注入，注入剂量为lE15/cm2 ;步骤六中的退火温度为800°C，时间为5分钟。实施例四采用与实施例一相类似的工艺步骤，不同之处在于步骤一中外延生长的SiGe层Ge含量为40%，其厚度控制在50nm ;步骤四中外延生长的Si层，厚度为15nm ;步骤五中采用Si离子注入，注入剂量为lE16/cm2 ;步骤六中的退火温度为400°C，时间为90分钟。实施例五采用与实施例一相类似的工艺步骤，不同之处在于步骤一中外延生长的SiGe层Ge含量为50%，其厚度控制在5nm ;步骤四中外延生长的Si层，厚度为20nm ;步骤五中采用C离子注入，注入剂量为lE18/cm2 ;步骤六中的退火温度为300°C，时间为120分钟。上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。
权利要求
1.一种基于SOI衬底的高迁移率双沟道材料的制备方法，其特征在于，包括以下步骤 步骤一、在SOI衬底上外延生长SiGe层，其中SOI衬底由下至上依次由硅衬底、绝缘埋层和顶层硅组成； 步骤二、在所述SiGe层上继续外延生长Si盖帽层； 步骤三、在所述Si盖帽层上形成光刻胶，利用光刻刻蚀工艺将部分Si盖帽层露出； 步骤四、在露出的Si盖帽层上继续外延生长Si层； 步骤五、进行离子注入，使注入的离子分布在SOI衬底的顶层硅中； 步骤六、进行退火工艺，使部分SiGe层中的应力产生弛豫，从而将应力转移到其上方外延的Si材料中形成应变硅；形成的应变硅用于形成NM0SFET沟道，在光刻胶覆盖区域下方的SiGe层用于形成PM0SFET沟道。
2.根据权利要求I所述的基于SOI衬底的高迁移率双沟道材料的制备方法，其特征在于步骤一所采用的SOI衬底的顶层硅厚度为5-100nm，绝缘埋层厚度为10_500nm。
3.根据权利要求I所述的基于SOI衬底的高迁移率双沟道材料的制备方法，其特征在于步骤一在SOI衬底上外延生长SiGe层之前，还需要对该SOI衬底进行RCA清洗。
4.根据权利要求I所述的基于SOI衬底的高迁移率双沟道材料的制备方法，其特征在于步骤一外延生长的SiGe层中，Ge含量为10% -50%。
5.根据权利要求I所述的基于SOI衬底的高迁移率双沟道材料的制备方法，其特征在于步骤一外延生长的SiGe层的厚度为5-200nm。
6.根据权利要求I所述的基于SOI衬底的高迁移率双沟道材料的制备方法，其特征在于步骤二外延生长的Si盖帽层的厚度为2-5nm。
7.根据权利要求I所述的基于SOI衬底的高迁移率双沟道材料的制备方法，其特征在于步骤四外延生长的Si层的厚度为5-20nm。
8.根据权利要求I所述的基于SOI衬底的高迁移率双沟道材料的制备方法，其特征在于步骤五注入的离子为H、He、N、Si、C中的一种或多种。
9.根据权利要求I所述的基于SOI衬底的高迁移率双沟道材料的制备方法，其特征在于步骤五离子注入的剂量为lE13-lE18/cm2。
10.根据权利要求I所述的基于SOI衬底的高迁移率双沟道材料的制备方法，其特征在于步骤五退火的温度为300-1000°C，时间为I分钟至2小时。
全文摘要
本发明公开了一种基于SOI衬底的高迁移率双沟道材料的制备方法，基于传统的SOI(silicon-on-insulator)衬底，外延压应变的SiGe材料，用作PMOSFET的沟道材料；在SiGe材料上继续外延Si，采用离子注入、退火等手段，使部分应变的SiGe弛豫，同时将应变传递到上方Si层中，从而形成应变Si材料，用做NMOSFET的沟道材料。本方法其工艺步骤简单，易于实现，能够同时为NMOSFET及PMOSFET提供高迁移率的沟道材料，满足了同时提高NMOSFET和PMOSFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。
文档编号H01L21/762GK102820253SQ20111015180
公开日2012年12月12日 申请日期2011年6月8日 优先权日2011年6月8日
发明者张苗, 张波, 薛忠营, 王曦 申请人:中国科学院上海微系统与信息技术研究所, 上海新傲科技股份有限公司