专利名称：金属栅极的制作方法
技术领域：
本发明涉及一种金属栅极及其制作方法，尤指一种采用后栅极(gate last)工艺的金属栅极及其制作方法。
背景技术：
随着半导体元件尺寸持续微缩，传统方法中利用降低栅极介电层，例如降低二氧化硅层厚度，以达到最佳化目的的方法，面临到因电子的穿隧效应(tunneling effect)而导致漏电流过大的物理限制。为了有效延展逻辑元件的世代演进，高介电常数(highdielectric constant,以下简称为high_k)材料因具有可有效降低物理极限厚度，并且在相同的等效氧化厚度(equivalent oxide thickness, EOT)下,有效降低漏电流并达成等 效电容以控制通道开关等优点，而被用以取代传统二氧化硅层或氮氧化硅层作为栅极介电层。而传统的栅极材料多晶娃则面临硼穿透(boron penetration)效应,导致元件效能降低等问题；且多晶硅栅极更遭遇难以避免的耗尽效应(cbpletion effect)，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。针对此问题，半导体业界更提出以新的栅极材料，例如利用具有功函数(work function)金属层的金属栅极来取代传统的多晶硅栅极，用以作为匹配高介电常数(high-k)栅极介电层的控制电极。然而，即使利用高介电常数(high-k)栅极介电层取代传统二氧化硅或氮氧化硅介电层，并以具有匹配功函数的金属栅极取代传统多晶硅栅极，如何持续地增加半导体元件效能，例如能确保N型金属氧化物半导体(n-type metal-oxide-semiconductor, nMOS)晶体管的金属栅极具有4.1电子伏特(eV)左右的功函数，以及确保P型金属氧化物半导体(p-type metal-oxide-semiconductor, pMOS)晶体管的金属栅极具有5. IeV左右的功函数，一直为半导体业者所欲解决的问题。
发明内容
因此，本发明的目的之一在于提供一种金属栅极的制作方法，可确保N型金属氧化物半导体(nMOS)晶体管或P型金属氧化物半导体(pMOS)晶体管的金属栅极具有所需的功函数。根据本发明所提供的实施例，提供一种金属栅极的制作方法，该制作方法首先提供基底，该基底上形成有至少一半导体元件，且该半导体元件具有一导电型。接下来于该半导体元件内形成栅极沟槽，在形成栅极沟槽后，于该栅极沟槽内形成功函数金属层，该功函数金属层具有该导电型以及对应该导电型的预设功函数。最后进行离子注入工艺，调整该预设功函数至目标功函数，且该目标功函数对应该导电型。根据本发明所提供的实施例，另提供一种金属栅极的制作方法，该制作方法首先提供基底，该基底上形成有至少一第一半导体元件与第二半导体元件，该第一半导体元件具有第一导电型，该第二半导体元件具有第二导电型，且该第一导电型与该第二导电型互补。接下来于该第一半导体元件与该第二半导体元件内分别形成第一栅极沟槽与第二栅极沟槽，随后于该第一栅极沟槽内形成第一功函数金属层，该第一功函数金属层具有该第一导电型以及对应该第一导电型的第一预设功函数。在形成该第一功函数金属层之后，进行第一离子注入工艺，调整该第一预设功函数至第一目标功函数。之后，移除部分该第一功函数金属层，以暴露出该第二栅极沟槽的底部。接下来于该第二栅极沟槽内形成第二功函数金属层，该第二功函数金属层具有该第二导电型以及对应该第二导电型的第二预设功函数。最后进行第二离子注入工艺，调整该第二预设功函数至第二目标功函数。根据本发明所提供的金属栅极的制作方法，于P型半导体元件或η型半导体元件的栅极沟槽内形成功函数金属层，且此功函数金属层本身具有对应该导电型的预设功函数。随后通过离子注入工艺将特定的离子注入进入该功函数金属层，以调整该功函数金属层的预设功函数至目标功函数。离子注入工艺后的该功函数金属层具有对应该导电型，且符合该导电型要求的目标功函数。换句话说，本发明所提供的金属栅极的制作方法可确保P型半导体元件或η型半导体元件的金属栅极皆具有符合要求的功函数，更进一步确保具有金属栅极的P型半导体元件或η型半导体元件的电性表现。·
图I至图10为本发明所提供的具有金属栅极的半导体元件的制作方法的优选实施例的不意图，其中图2为本优选实施例的变化型的意图、图4为本优选实施例的另一变化型的示意图、图8为本优选实施例的另一变化型的示意图。附图标记说明100 基底102 浅沟隔离104 栅极介电层104a 高介电常数栅极介电层106 底部阻障层108 蚀刻停止层110 第一半导体元件 112 第二半导体元件120 第一轻掺杂漏极 122 第二轻掺杂漏极124 间隙壁130 第一源极/漏极132 第二源极/漏极 134 金属硅化物140 接触洞蚀刻停止层 142 内层介电层150 第一栅极沟槽152 第二栅极沟槽160 第一功函数金属层 162 离子注入工艺164 热处理170 第二功函数金属层172 铝离子注入工艺 174 离子注入工艺176 热处理180 填充金属层
具体实施例方式请参阅图I至图10，图I至图10为本发明所提供的具有金属栅极的半导体元件的制作方法的优选实施例的示意图。如图I所示，本优选实施例首先提供基底100，例如硅基底、含硅基底、或硅覆绝缘(silicon-on-insulator，SOI)基底。基底100上形成有第一半导体元件110与第二半导体元件112，而第一半导体元件110与第二半导体元件112之间的基底100内形成有提供电性隔离的浅沟隔离(shallow trench isolation, STI) 102。第一半导体元件110具有第一导电型，而第二半导体元件112具有第二导电型，且第一导电型与第二导电型互补(complementary)。在本优选实施例中，第一导电型为P型；而第二导电型为N型，但熟习该技术的人士应知反之亦可。请参阅图I。第一半导体元件110与第二半导体元件112各包括栅极介电层104、底部阻障层(bottom barrier layer) 106与虚置栅极(图未示)如多晶娃层。栅极介电层104可为传统二氧化硅层或高介电常数栅极介电层或其组合；而底部阻障层106则包括氮化钛(titanium nitride, TiN),但不限于此。此外第一半导体元件110与第二半导体元件112分别包括第一轻掺杂漏极(light doped drain，LDD) 120与第二轻掺杂漏极(LDD) 122、间隙壁124、与第一源极/漏极130与第二源极/漏极132。另外，第一源极/漏极130与第二源极/漏极132的表面分别包括有金属硅化物134。而在第一半导体元件110与第二半导体元件112上,依序形成接触洞蚀刻停止层(contact etch stop layer, CESL) 140与内层 介电(inter-layer dielectric, ILD)层142。上述元件的制作步骤以及材料选择,在半导体业界中为提供应力作用以改善电性表现而实施选择性外延生长(selective epitaxialgrowth, SEG)方法形成源极/漏极130/132等皆为该领域的人士所熟知，故于此皆不再赘述。请继续参阅图I。在形成接触洞蚀刻停止层(CESL) 140与内层介电(ILD)层142后，通过平坦化工艺移除部分的接触洞蚀刻停止层(CESL) 140与内层介电(ILD)层142，直至暴露出第一半导体元件110与第二半导体元件112的虚置栅极，随后利用适合的蚀刻工艺移除第一半导体元件110与第二半导体元件112的虚置栅极，而于第一半导体元件110与第二半导体元件112内分别形成第一栅极沟槽150与第二栅极沟槽152。值得注意的是，本优选实施例可与先栅极介电层(high-k first)工艺整合,此时栅极介电层104包括高介电常数(high dielectric constant,high_k)栅极介电层,其可以是金属氧化物层,例如稀土金属氧化物层。高介电常数(high-k)栅极介电层104可选自氧化铪(hafnium oxide,HfO2)、娃酸铪氧化合物(hafnium silicon oxide, HfSiO4)、娃酸铪氮氧化合物(hafniumsilicon oxynitride, HfSi ON) > 氧化招(aluminum oxide, Al2O3)、氧化镧(lanthanumoxide, La2O3)、氧化组(tantalum oxide, Ta2O5)、氧化宇乙(yttrium oxide, Y2O3)、氧化错(zirconium oxide, ZrO2)、钦酸银(strontium titanate oxide, SrTiO3)、娃酸错氧化合物(zirconium silicon oxide, ZrSiO4)、,告酸給(hafnium zirconium oxide, HfZrO4)、,思秘组氧化物(strontium bismuth tantalate, SrBi2Ta2O9, SBT)、错钦酸铅(lead zirconatetitanate, PbZrxTi1^O3, PZT)与钦酸钡银(barium strontium titanate, BaxSr1^TiO3, BST)所组成的群组。另外，在高介电常数(high-k)栅极介电层104与基底100之间，可设置于介面层(interfacial layer)(图未示)。而在形成第一栅极沟槽150与第二栅极沟槽152后，可于第一栅极沟槽150与第二栅极沟槽152内的底部阻障层106上形成蚀刻停止层(etchstop layer) 108，故蚀刻停止层108暴露于第一栅极沟槽150与第二栅极沟槽152的底部。蚀刻停止层108可包括氮化钽(tantalum nitride, TaN),但不限于此。另外请参阅图2,图2为本优选实施例的变化型的示意图。如图2所示,本变化型是采用后栅极介电层(high-k last)工艺整合，因此栅极介电层104可为传统的二氧化硅层。而在移除多晶硅层形成第一栅极沟槽150与第二栅极沟槽152之后，暴露于第一栅极沟槽I50与第二栅极沟槽152底部的栅极介电层140可作为介面层。随后于基底100上形成高介电常数(high-k)栅极介电层104a，其可包括上述材料。且如图2所示，在第一栅极沟槽150与第二栅极沟槽152内的高介电常数(high-k)栅极介电层104a具有U型形状，覆盖第一栅极沟槽150与第二栅极沟槽152的侧壁与底部。在形成高介电常数(high-k)栅极介电层104a后，亦可再于其上形成前述的蚀刻停止层108。请参阅图3。在形成完图I或图2的实施例的蚀刻停止层108后，进行化学气相沉积(chemical vapor deposition, CVD)工艺或物理气相沉积(physical vapordeposition, PVD)工艺，在第一栅极沟槽150与第二栅极沟槽152内形成第一功函数金属层160。第一功函数金属层160具有预设功函数，且预设功函数对应于第一半导体元件110的导电型，即第一功函数金属层160可为具有P型导电型的P型功函数金属层，例如包括氮化钦(titanium nitride, TiN)、碳化钦(titanium carbide, TiC)、氮化组(tantalum nitride, TaN)、碳化组(tantalum carbide, TaC)、碳化鹤(tungsten carbide, WC)、或氮化招钛(aluminum titanium nitride, TiAlN),但不限于此。此外,第一功函数金属层160可为单层结构或复合层结构。请继续参阅图3。在形成第一功函数金属层160之后，进行离子注入工艺162，用以注入招(aluminum,Al)、氮(nitrogen,N)、氯(chlorine,Cl)、氧(oxygen,0)、氟(fluorine,F)、或溴(bromine, Br)至第一功函数金属层160,用以调整第一功函数金属层160的预设功函数至目标功函数。该目标功函数介于4. 9电子伏特m与5. 2eV之间，且优选为5. leV。另外，离子注入工艺162亦可实施于形成第一功函数金属层160之前。请参阅图
4。图4为本优选实施例的另一变化型的示意图。如图4所示，本变化型于形成蚀刻停止层108之后与形成第一功函数金属层160之前，先进行离子注入工艺162，用以将A1、N、C1、0、F或Br注入蚀刻停止层108。而在离子注入工艺162之后，方于第一栅极沟槽150与第二栅极沟槽152内形成第一功函数金属层160。在进行离子注入工艺162以及形成第一功函数金属层160等步骤之后，进行热处理164，使蚀刻停止层108内的掺杂质进入第一功函数金属层160，以调整第一功函数金属层160的预设功函数调整至目标功函数。另外，热处理164亦可包括氧气的通入，用以参与第一功函数金属层160的功函数调整。值得注意的是，热处理164还可如图5所示，于对第一功函数金属层160进行离子注入工艺162后进行，更确保第一功函数160的功函数调整结果。然而，当离子注入工艺162已可调整第一功函数金属层160的预设功函数至目标功函数时，亦可省略热处理164。换句话说，当本优选实施例所提供的离子注入工艺162已将第一功函数金属层160的预设功函数调整至目标功函数时，本优选实施例所提供的离子注入工艺162可取代包括氧气的热处理164。请参阅图6。接下来于基底100上形成图案化掩模，例如图案化光致抗蚀剂层(图未示)，但不限于此。图案化掩模是用以遮盖第一半导体元件110，并暴露出第二半导体元件112处的第一功函数金属层160。随后利用合适的蚀刻剂移除未被图案化掩模保护的第一功函数金属层160，使得蚀刻停止层108重新暴露于第二栅极沟槽152之内。在移除第一功函数金属层160时，蚀刻停止层108可保护其下方的底部阻障层106与高介电常数(high-k)栅极介电层104。另外值得注意的是，为了改善后续金属膜层的填入结果，在完全去除第二栅极沟槽152内的第一功函数金属层160时，图案化掩模可为形成在第一栅极沟槽150内，且表面低于第一栅极沟槽150开口的膜层，因此后续进行移除第一功函数金属层160时，第一功函数金属层160仅存留于第一栅极沟槽160内，尤其是第一栅极沟槽160的底部与侧壁，使得第一栅极沟槽160侧壁的第一功函数金属层160的高度小于第一栅极沟槽150的深度，进而增加后续金属膜层的填入能力。请继续参阅图6。在移除第二栅极沟槽152内的第一功函数金属层160后，进行化学气相沉积(CVD)工艺或物理气相沉积(PVD)工艺，在基底100上形成第二功函数金属层170。第二功函数金属层170亦具有预设功函数，且预设功函数对应于第二半导体元件120的导电型，即第二功函数金属层170可为具有η型导电型的η型功函数金属层。此外，第二功函数金属层170可为单层结构或复合层结构。在本优选实施例中，当第二功函数金属层170可为金属层，优选为由化学气相沉积(CVD)工艺或物理气相沉积(PVD)工艺形成的钛层，并且在形成钛层之后随即进行铝离子注入工艺172，以将铝离子注入进入该金属层，而形成第二功函数金属层170，例如铝化钛层，同时可预调整第二功函数金属层170的预设功函数。
·
另外，在本优选实施例中，第二功函数金属层170亦为由化学气相沉积(CVD)工艺或物理气相沉积(PVD)工艺形成的招化钛(titanium aluminide, TiAl)层、招化错(zirconium aluminide,ZrAl)层、招化鹤(tungsten aluminide,WAl)层、招化组(tantalumaluminide, TaAl)层或招化铪(hafnium aluminide, HfAl)层,但不限于此。并且，在形成TiAl层、ZrAl层、WAl层或HfAl层之后，随即进行铝离子注入工艺172，以将铝离子注入进入第二功函数金属层170，用以调整第二功函数金属层170的铝含量，并预调整第二功函数金属层170的预设功函数。请参阅图7。在形成第二功函数金属层170之后，进行离子注入工艺174，用以注入镧(lanthanum, La)、,告(zirconium, Zr)、,合(hafnium, Hf)、钦(titanium, Ti)、招(aluminum, Al)、银(niobium, Nb)或鹤(tungsten, W)至第二功函数金属层 170,调整第二功函数金属层170的预设功函数至目标功函数。该目标功函数介于3.9eV与4.2eV之间，且优选为4. leV。另外，离子注入工艺174亦可实施于形成第二功函数金属层170之前。请参阅图8。图8为本优选实施例的另一变化型的示意图。如图8所示，本变化型于移除第一功函数金属层160、暴露出蚀刻停止层108之后、以及形成第二功函数金属层170之前，先进行离子注入工艺174，用以将La、Zr、Hf、Ti、Al、Nb或W注入蚀刻停止层108。而在离子注入工艺174之后,方于基底100上形成第二功函数金属层170。在进行离子注入工艺174以及形成第二功函数金属层170等步骤之后，进行热处理176，使蚀刻停止层108内的掺杂质进入第二功函数金属层170，以调整第二功函数金属层170的预设功函数调整至目标功函数。另外，热处理176优选包括氮气的通入，用以致密化(densify)第二功函数金属层170。值得注意的是,热处理176还可如图9所示,于对第二功函数金属层170进行离子注入工艺174调整功函数之后方进行，更确保第二功函数170的功函数调整结果，同时致密化第二功函数金属层170的表面。请参阅图10。最后，于第一栅极沟槽150与第二栅极沟槽152内的第二功函数金属层170上形成填充金属层180。此外第二功函数金属层170与填充金属层180之间优选可设置顶部阻障层(图未示)，顶部阻障层可包括TiN，但不限于此。填充金属层180用以填满第一栅极沟槽150与第二栅极沟槽152，并可选择具有优良填充能力与较低阻值的金属或金属氧化物，例如招(aluminum,Al)、招化钛(titanium aluminide,TiAl)或氧化招钛(titanium aluminum oxide, TiAlO)，但不限于此。最后，进行平坦化工艺，例如CMP工艺，用以移除多余的填充金属层180、第二功函数金属层170、第一功函数金属层160、以及蚀刻停止层108,而完成第一金属栅极(图未示)与第二金属栅极(图未示)的制作。此外，本实施例亦可再选择性去除ILD层142与CESL 140等，然后重新形成CESL与介电层，以有效提升半导体元件的电性表现。由于上述CMP工艺等步骤为该技术领域中普通技术人员所知，故于此不再赘述。根据本发明所提供的金属栅极的制作方法，于P型半导体元件或η型半导体元件的栅极沟槽内形成功函数金属层，且此功函数金属层本身具有对应该导电型的预设功函 数。随后通过离子注入工艺将特定的离子注入进入该功函数金属层，以调整该功函数金属层的预设功函数至目标功函数。离子注入工艺后的该功函数金属层具有对应该导电型，且符合该导电型要求的目标功函数。换句话说，本发明所提供的金属栅极的制作方法可确保P 型半导体元件或η型半导体元件的金属栅极皆具有符合要求的功函数，更进一步确保具有金属栅极的P型半导体元件或η型半导体元件的电性表现。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种金属栅极的制作方法，包括 提供基底，该基底上形成有至少一半导体元件，且该半导体元件具有一导电型； 于该半导体元件内形成栅极沟槽； 于该栅极沟槽内形成功函数金属层，该功函数金属层具有该导电型以及对应该导电型的预设功函数；以及 进行离子注入工艺，调整该预设功函数至目标功函数，且该目标功函数对应该导电型。
2.如权利要求I所述的制作方法，其中半导体元件还包括至少一高介电常数栅极介电层、底部阻障层与蚀刻停止层，且该蚀刻停止层暴露于该栅极沟槽的底部。
3.如权利要求I所述的制作方法，其中该半导体元件的该导电型为P型导电型。
4.如权利要求3所述的制作方法，其中该功函数金属层包括氮化钛、碳化钛、氮化钽、碳化组、碳化鹤、或氣化招钦。
5.如权利要求3所述的制作方法，其中该离子注入工艺包括注入铝、氮、氯、氧、氟、或溴。
6.如权利要求3所述的制作方法，其中该目标功函数介于4.9eV与5. 2eV之间。
7.如权利要求3所述的制作方法，还包括热处理工艺，进行于该离子注入工艺之后。
8.如权利要求7所述的制作方法，其中该热处理工艺还包括通入氧气的步骤。
9.如权利要求7所述的制作方法，其中该离子注入工艺进行于形成该功函数金属层之前，而该热处理工艺进行于形成该功函数金属层之后。
10.如权利要求7所述的制作方法，其中该离子注入工艺进行于形成该功函数金属层之后。
11.如权利要求I所述的制作方法，其中该半导体元件的该导电型为N型导电型。
12.如权利要求11所述的制作方法，其中该功函数金属层包括铝化钛、铝化锆、铝化钨、铝化钽或铝化铪。
13.如权利要求12所述的制作方法，还包括 于该基底上与该栅极沟槽内形成该功函数金属层；以及 进行铝离子注入工艺，用以调整该功函数金属层的铝含量。
14.如权利要求12所述的制作方法，还包括 于该基底上与该栅极沟槽内形成金属层；以及 进行铝离子注入工艺，形成该功函数金属层。
15.如权利要求11所述的制作方法，其中该离子注入工艺包括注入镧、锆、铪、钛、铝、银或鹤。
16.如权利要求11所述的制作方法，其中该目标功函数介于3.9eV与4. 2eV之间。
17.如权利要求11所述的制作方法，还包括氮气热处理工艺，进行于该离子注入工艺之后。
18.如权利要求17所述的制作方法，其中该离子注入工艺进行于形成该功函数金属层之前，而该氮气热处理工艺进行于形成该功函数金属层之后。
19.如权利要求17所述的制作方法，其中该离子注入工艺进行于形成该功函数金属层之后。
20.如权利要求I所述的制作方法，还包括于该栅极沟槽内形成填充金属层的步骤，且该填充金属层填满该栅极沟槽。
21.—种金属栅极的制作方法,包括 提供基底，该基底上形成有至少一第一半导体元件与第二半导体元件，该第一半导体元件具有第一导电型，该第二半导体元件具有第二导电型，且该第一导电型与该第二导电型互补； 于该第一半导体元件与该第二半导体元件内分别形成第一栅极沟槽与第二栅极沟槽； 于该第一栅极沟槽内形成第一功函数金属层，该第一功函数金属层具有该第一导电型以及对应该第一导电型的第一预设功函数； 进行第一离子注入工艺，调整该第一预设功函数至第一目标功函数； 移除部分该第一功函数金属层，以暴露出该第二栅极沟槽的底部； 于该第二栅极沟槽内形成第二功函数金属层，该第二功函数金属层具有该第二导电型以及对应该第二导电型的第二预设功函数；以及 进行第二离子注入工艺，调整该第二预设功函数至第二目标功函数。
22.如权利要求21所述的制作方法，其中该第一半导体元件的该第一导电型为P型导电型。
23.如权利要求22所述的制作方法，其中该第一功函数金属层包括氮化钛、碳化钛、氮化钽、碳化钽、碳化钨、或氮化铝钛。
24.如权利要求22所述的制作方法，其中该第一离子注入工艺包括注入铝、氮、氯、氧、氟、或溴。
25.如权利要求22所述的制作方法，其中该第一目标功函数介于4.9eV与5. 2eV之间。
26.如权利要求22所述的制作方法，还包括热处理工艺，进行于该第一离子注入工艺之后。
27.如权利要求26所述的制作方法，其中该第一热处理工艺还包括通入氧气的步骤。
28.如权利要求26所述的制作方法，其中该第一离子注入工艺进行于形成该第一功函数金属层之前或之后。
29.如权利要求21所述的制作方法，其中该第二半导体元件的该第二导电型为N型导电型。
30.如权利要求29所述的制作方法，其中该第二功函数金属层包括铝化钛、铝化锆、铝化钨、铝化钽或铝化铪。
31.如权利要求30所述的制作方法，还包括 于该基底上与该第二栅极沟槽内形成该第二功函数金属层；以及 进行铝离子注入工艺，用以调整该第二功函数金属层的铝含量。
32.如权利要求30所述的制作方法，还包括 于该基底上与该第二栅极沟槽内形成金属层；以及 进行铝离子注入工艺，形成该第二功函数金属层。
33.如权利要求29所述的制作方法，其中该第二离子注入工艺包括注入镧、锆、铪、钛、招、银或鹤。
34.如权利要求29所述的制作方法，其中该第二目标功函数介于3.9eV与4. 2eV之间。
35.如权利要求21所述的制作方法，还包括氮气热处理工艺，进行于该第二离子注入工艺之后。
36.如权利要求21所述的制作方法，其中该第二离子注入工艺进行于形成该第二功函数金属层之前或之后。
全文摘要
本发明公开一种金属栅极的制作方法，该方法首先提供基底，该基底上形成有至少一半导体元件，且该半导体元件具有导电型。接下来于该半导体元件内形成栅极沟槽，在形成栅极沟槽后，于该栅极沟槽内形成功函数金属层，该功函数金属层具有该导电型以及对应该导电型的预设功函数。最后进行离子注入工艺，调整该预设功函数至目标功函数，且该目标功函数对应该导电型。
文档编号H01L21/28GK102842491SQ20111017253
公开日2012年12月26日 申请日期2011年6月24日 优先权日2011年6月24日
发明者王韶韦, 王俞仁, 林建良, 邓文仪, 吕佐文, 陈致中, 颜英伟, 林钰闵, 简金城, 陈哲明, 徐俊伟, 张家隆, 吴宜静, 詹书俨 申请人:联华电子股份有限公司