专利名称：金属-绝缘体-金属mos电容器的结构及其制作方法
技术领域：
本发明涉及半导体集成电路制造领域，尤其涉及金属-绝缘体-金属MOS电容器的结构及其制作方法。
背景技术：
减小电路面积对微电子革命是一种经济的动力，集成电路或芯片的电路密度因电路元件尺寸的缩小而不断增加。随着越来越多的元件被设计在集成电路之内，集成电路的复杂性会逐渐增大，因此具备更强的功能性，其中逐渐被纳入许多集成电路中的一种无源元件是金属-绝缘体-金属(Metal Insulator Metal，MIM)电容器，它通常包括层叠布置的材料，材料中至少包括由导电材料制成的顶部和底部导电电极，以及由介电材料制成的中间绝缘层。目前最常用的电容结构包括传统的单层电容器结构，比如公开号为CN1208964A 的中国专利公开了一种金属-绝缘体-金属电容器，还有很多高密度电容器结构的发明主要集中在采用不同的工艺在单位面积上(或体积上)并联更多的电容以增加电容密度，比如授权公开号为CN100390910C的中国专利便公开了一种增加金属-绝缘体-金属电容器的单位面积电容密度的方法。不过，上述采用不同的工艺在单位面积上(或体积上)并联更多的电容可以增加的电容密度还很有限，如何才能寻求到更多增加金属-绝缘体-金属电容器的单位面积的电容值密度的方法，是本领域制造工程师们孜孜以求的目标。
发明内容
针对上述存在的问题，本发明的目的是提供新型的金属-绝缘体-金属MOS电容器的结构及其制作方法，主要是充分挖掘将MOS器件区域作为形成电容器的一部分并集成到电容器电路中的可能性，为增加最终的电容密度提供新途径。本发明的目的是通过下述技术方案实现的
一种金属-绝缘体-金属MOS电容器的结构，包括顶部电极、底部电极和介于顶部电极和底部电极之间的绝缘层，其中，该结构形成于一 MOS器件区域内，所述MOS器件包括一硅基体，所述MOS器件的栅极包括上层的控制栅和下层的浮栅，所述浮栅被包裹在一介电质层内，所述控制栅就是所述顶部电极，所述浮栅就是所述底部电极，所述介电质层就是所述绝缘层。上述金属-绝缘体-金属MOS电容器的结构，其中，所述控制栅和所述浮栅为多晶硅层。一种如上述金属-绝缘体-金属MOS电容器的结构的制作方法，其中，包括 在内部形成有浅沟槽隔离结构的硅基体上方生长一层第一隔离氧化物；
在第一隔离氧化物层上方生长一层第一多晶硅层，该第一多晶硅层用于形成底部电
极；
继续在第一多晶硅层上方覆盖一层第二隔离氧化物，该第二隔离氧化物形成绝缘层； 在第二隔离氧化物层上覆盖一层第二多晶硅层，该第二多晶硅层用于形成顶部电极；进行图形化和选择性刻蚀，形成MOS器件的栅极，第一多晶硅层、第二隔离氧化物层和第二多晶硅层构成电容器。上述金属-绝缘体-金属MOS电容器的制作方法，其中，所述刻蚀方式为干法刻蚀。一种如上述金属-绝缘体-金属MOS电容器的结构的制作方法，其中，包括 在内部形成有浅沟槽隔离结构的硅基体表面生长一层第一隔离氧化物；
在第一隔离氧化物层上方生长一层第一多晶硅层，进行图形化和选择性刻蚀； 继续在第一多晶硅层上方覆盖一层第二隔离氧化物；
在第二隔离氧化物层上覆盖一层第二多晶硅层，进行选择性刻蚀，并对其表面进行平坦化处理；
再次进行图形化和选择性刻蚀，所述第二多晶硅层、所述第二隔离氧化物层和所述第一多晶硅层分别形成顶部电极、绝缘层和底部电极。上述金属-绝缘体-金属MOS电容器的结构的制作方法，其中，所述刻蚀方式为干法刻蚀。上述金属-绝缘体-金属MOS电容器的结构的制作方法，其中，所述对表面进行平坦化处理是采用化学机械研磨法。本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
参考所附附图，以更加充分的描述本发明的实施例，然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。图1是本发明金属-绝缘体-金属MOS电容器的结构的结构示意图2是本发明金属-绝缘体-金属MOS电容器的制作方法的实施例一的步骤中的结构示意图3A 图3D是本发明金属-绝缘体-金属MOS电容器的制作方法的实施例二的步骤中的结构示意图。
具体实施例方式下面结合原理图和具体操作实施例对本发明作进一步说明。如图1所示，本发明金属-绝缘体-金属MOS电容器的结构，具体包括顶部电极1、 底部电极2和介于顶部电极1和底部电极2之间的绝缘层3，该结构形成于一 MOS器件区域内，MOS器件包括一硅基体0，MOS器件的栅极包括上层的控制栅1和下层的浮栅2，浮栅2 被包裹在一介电质层3内，控制栅1就是顶部电极1，浮栅2就是底部电极2，介电质层3就是绝缘层3。实施例一
本发明金属-绝缘体-金属MOS电容器的制作方法，具体包括 如图2所示，在内部形成有浅沟槽隔离结构00的硅基体0上方生长一层第一隔离氧化物4 ；在第一隔离氧化物层4上方生长一层第一多晶硅层5，该第一多晶硅层5用于形成底部电极2 ；继续在第一多晶硅层5上方覆盖一层第二隔离氧化物6，该第二隔离氧化物层6 用于形成绝缘层；在第二隔离氧化物层6上覆盖一层第二多晶硅层7，该第二多晶硅层7用于形成顶部电极；
进行图形化和选择性刻蚀，形成顶部电极1、绝缘层3和底部电极2，完成后的结构如图 1所示。优选地，采用的刻蚀方式为干法刻蚀。实施例二
本发明金属-绝缘体-金属MOS电容器的制作方法，具体包括 如图3A和图:3B所示，在内部形成有浅沟槽隔离结构00的硅基体0表面生长一层第一隔离氧化物4 ；在第一隔离氧化物层4表面生长一层第一多晶硅层5，进行图形化和选择性刻蚀后，继续在表面覆盖一层第二隔离氧化物6 ；
如图3C所示，在第二隔离氧化物6层上覆盖一层第二多晶硅层7，进行选择性刻蚀； 如图3D所示，将表面进行平坦化处理，再次进行图形化和选择性刻蚀，形成顶部电极 1、绝缘层3和底部电极2，完成后的结构如图1所示。优选地，采用的刻蚀方式为干法刻蚀。优选地，对表面进行平坦化处理是采用化学机械研磨法(CMP )。综上所述，本发明金属-绝缘体-金属MOS电容器的结构及其制作方法将MOS器件区域也作为了半导体电容器的一部分后集成到了电容器电路中，为本领域的制造工程师们寻求增加金属-绝缘体-金属电容器的单位面积的电容值密度的方法提供了新途径。通过说明和附图，给出了具体实施方式
的特定结构的典型实施例，因此，尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正，在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
权利要求
1.一种金属-绝缘体-金属MOS电容器的结构，包括顶部电极、底部电极和介于顶部电极和底部电极之间的绝缘层，其特征在于，该结构形成于一 MOS器件区域内，所述MOS器件包括一硅基体，所述MOS器件的栅极包括上层的控制栅和下层的浮栅，所述浮栅被包裹在一介电质层内，所述控制栅就是所述顶部电极，所述浮栅就是所述底部电极，所述介电质层就是所述绝缘层。
2.根据权利要求1所述的金属-绝缘体-金属MOS电容器的结构，其特征在于，所述控制栅和所述浮栅为多晶硅层。
3.—种如权利要求1所述的金属-绝缘体-金属MOS电容器的结构的制作方法，其特征在于，包括在内部形成有浅沟槽隔离结构的硅基体上方生长一层第一隔离氧化物；在第一隔离氧化物层上方生长一层第一多晶硅层，该第一多晶硅层用于形成底部电极；继续在第一多晶硅层上方覆盖一层第二隔离氧化物，该第二隔离氧化物形成绝缘层；在第二隔离氧化物层上覆盖一层第二多晶硅层，该第二多晶硅层用于形成顶部电极；进行图形化和选择性刻蚀，形成MOS器件的栅极，第一多晶硅层、第二隔离氧化物层和第二多晶硅层构成电容器。
4.根据权利要求3所述的金属-绝缘体-金属MOS电容器的制作方法，其特征在于，所述刻蚀方式为干法刻蚀。
5.一种如权利要求1所述的金属-绝缘体-金属MOS电容器的结构的制作方法，其特征在于，包括在内部形成有浅沟槽隔离结构的硅基体表面生长一层第一隔离氧化物；在第一隔离氧化物层上方生长一层第一多晶硅层，进行图形化和选择性刻蚀；继续在第一多晶硅层上方覆盖一层第二隔离氧化物；在第二隔离氧化物层上覆盖一层第二多晶硅层，进行选择性刻蚀，并对其表面进行平坦化处理；再次进行图形化和选择性刻蚀，所述第二多晶硅层、所述第二隔离氧化物层和所述第一多晶硅层分别形成顶部电极、绝缘层和底部电极。
6.根据权利要求5所述的金属-绝缘体-金属MOS电容器的结构的制作方法，其特征在于，所述刻蚀方式为干法刻蚀。
7.根据权利要求5所述的金属-绝缘体-金属MOS电容器的结构的制作方法，其特征在于，所述对表面进行平坦化处理是采用化学机械研磨法。
全文摘要
本发明公开了一种金属-绝缘体-金属MOS电容器的结构及其制作方法，包括顶部电极、底部电极和介于顶部电极和底部电极之间的绝缘层，该结构形成于一MOS器件区域内，MOS器件的栅极包括上层的控制栅和下层的浮栅，控制栅就是顶部电极，浮栅就是底部电极，介电质层就是绝缘层；制作方法采用叠层栅极结构，这与现行的floatinggate工艺基本一致，或者选择性回刻+化学机械研磨来完成。本发明金属-绝缘体-金属MOS电容器的结构及其制作方法将MOS器件区域也作为了半导体电容器的一部分后集成到了电容器电路中，为本领域的制造工程师们寻求增加金属-绝缘体-金属电容器的单位面积的电容值密度的方法提供了新途径。
文档编号H01L27/105GK102420229SQ20111019414
公开日2012年4月18日 申请日期2011年7月12日 优先权日2011年7月12日
发明者张文广, 徐强, 郑春生, 陈玉文 申请人:上海华力微电子有限公司