专利名称：Vdmos晶体管结构及其形成方法
技术领域：
本发明涉及半导体器件以及半导体工艺技术领域，尤其涉及一种VDMOS晶体管结构及其形成方法。
背景技术：
高压(特别是大于120伏的高压)BCD工艺及由其形成的电路模块广泛应用于汽车电子、液晶显示面板(IXD)驱动、有机发光二极管(OLED)驱动、马达驱动等领域，是近年来的热门研究领域。垂直双扩散金属氧化物(VDM0Q晶体管是常用的一种功率器件，常规的VDMOS晶体管的栅电极和源区一般形成在衬底的正面，而漏区形成在衬底的背面，难以和标准BCD
工艺兼容。
发明内容
本发明要解决的技术问题是提供一种VDMOS晶体管结构及其形成方法，能够和标准B⑶工艺兼容。为解决上述技术问题，本发明提供了一种VDMOS晶体管结构，包括半导体衬底；第一掺杂类型的埋层，位于所述半导体衬底内；第一掺杂类型的外延层，覆盖所述半导体衬底的表面；栅介质层，位于所述埋层上方的外延层上；栅电极，位于所述栅介质层上；第二掺杂类型的沟道区，位于所述栅介质层两侧的外延层中；源区，位于所述栅介质层两侧的沟道区中；第一掺杂类型的连通结构，贯穿所述外延层并与所述埋层接触；其中，所述第二掺杂类型与第一掺杂类型相反。可选地，所述VDMOS晶体管结构还包括位于所述连通结构表面的连通接触区，其掺杂类型与所述连通结构相同。可选地，所述VDMOS晶体管结构还包括位于所述沟道区远离栅介质层的一侧的外延层中的阱区，所述阱区的掺杂类型与沟道区相同。可选地，所述阱区与所述沟道区部分重叠。可选地，所述VDMOS晶体管结构还包括第二掺杂类型的隔离结构，贯穿所述外延层并延伸至所述半导体衬底中。本发明还提供了一种VDMOS晶体管的形成方法，包括提供半导体衬底，所述半导体衬底内形成有第一掺杂类型的埋层；在所述半导体衬底上形成第一掺杂类型的外延层，所述外延层和半导体衬底中形成有第一掺杂类型的连通结构，所述连通结构贯穿所述外延层并与所述埋层接触；对所述外延层进行离子注入，在其中形成第二掺杂类型的沟道区；在所述沟道区之间的外延层上形成栅介质层，在所述栅介质层上形成栅电极；在所述栅介质层两侧的沟道区中形成第一掺杂类型的源区。可选地，采用以下方式形成所述连通结构在形成所述外延层之前，对所述半导体衬底进行离子注入，在所述半导体衬底中形成第一掺杂类型的下连通部，所述下连通部与所述埋层接触；在形成所述外延层之后，对所述外延层进行离子注入，在所述外延层中形成第一掺杂类型的上连通部，所述上连通部与所述下连通部接触。可选地，在形成所述外延层之前，形成所述下连通部之前或之后，所述形成方法还包括对所述半导体衬底进行离子注入，在所述半导体衬底中形成第二掺杂类型的下隔离部；在形成所述外延层之后，形成所述上连通部之前或之后，还包括对所述外延层进行离子注入，在所述外延层中形成第二掺杂类型的上隔离部，所述上隔离部与所述下隔离部接触。可选地，采用以下方式形成所述连通结构在形成所述外延层之后，对所述外延层和半导体衬底进行刻蚀，形成贯穿所述外延层的第一沟槽，所述沟槽的底部暴露出所述埋层；在所述第一沟槽中填充第一掺杂类型的半导体材料，以形成连通结构。可选地，在形成所述外延层之后，所述形成方法还包括对所述外延层和半导体衬底进行刻蚀，形成贯穿所述外延层的第二沟槽；在所述沟槽中填充第二掺杂类型的半导体衬底，以形成隔离结构。可选地，所述形成方法还包括对所述连通结构进行离子注入，在其表面形成连通接触区，所述连通接触区的掺杂类型与所述连通结构相同。可选地，在形成所述外延层之后还包括对所述外延层进行离子注入，在其中形成第二掺杂类型的阱区，所述阱区位于所述沟道区远离栅介质层的一侧。可选地，所述阱区与所述沟道区部分重叠。与现有技术相比，本发明具有以下优点本发明实施例的VDMOS晶体管结构及其形成方法中，通过与埋层接触的连通结构将漏区引出至外延层的表面，便于与其他器件的互连，也较容易进行封装，有利于和标准 BCD工艺兼容。
图1是本发明实施例的VDMOS晶体管的形成方法的流程示意图；图2至图10发明实施例的VDMOS晶体管的形成方法中各步骤的剖面结构示意图。
具体实施方式
现有技术的VDMOS晶体管中，栅电极和源区形成于衬底的正面，而漏区则形成于衬底的背面，较难和标准BCD工艺兼容。本发明实施例的VDMOS晶体管结构及其形成方法中，通过与埋层接触的连通结构将漏区引出至外延层的表面，便于与其他器件的互连，也较容易进行封装，有利于和标准 BCD工艺兼容。下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。图1示出了本发明实施例的VDMOS晶体管的形成方法的流程示意图，包括步骤S11，提供半导体衬底，所述半导体衬底内形成有第一掺杂类型的埋层；步骤S12，在所述半导体衬底上形成第一掺杂类型的外延层，所述外延层和半导体衬底中形成有第一掺杂类型的连通结构，所述连通结构贯穿所述外延层并与所述埋层接触；步骤S13，对所述外延层进行离子注入，在其中形成第二掺杂类型的沟道区；步骤S14，在所述沟道区之间的外延层上形成栅介质层，在所述栅介质层上形成栅电极；步骤S15，在所述栅介质层两侧的沟道区中形成第一掺杂类型的源区。图2至图10示出了本实施例的VDMOS晶体管的形成方法的各步骤的剖面结构示意图，下面结合图1和图2至图10对本实施例进行详细说明。结合图1和图2，执行步骤S11，提供半导体衬底10，半导体衬底10内形成有第一掺杂类型的埋层11。半导体衬底10可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底，本实施例采用的是P型掺杂的硅衬底，其中具有P型的掺杂离子，如硼离子、铟离子等。埋层11的形成方法可以包括对半导体衬底10进行离子注入并进行高温扩散。 本实施例中，第一掺杂类型为N型，注入的离子可以是碲(Sb)离子、砷(As)离子等。之后参考图3，对半导体衬底10进行离子注入，在其中形成第一掺杂类型的下连通部12a以及第二掺杂类型的下隔离部13a，其中，下连通部12a与埋层11接触，下隔离部 13a位于埋层11外侧的半导体衬底10中。具体的，下连通部12a的形成过程可以包括在半导体衬底10的表面上形成光刻胶层并对其进行图形化，定义出下连通部12a的图形；以图形化后的光刻胶层为掩膜，对半导体衬底10进行离子注入，本实施例中注入离子为N型离子，如磷(P)离子等；之后对半导体衬底10进行退火，使得注入的离子高温扩散；之后去除图形化后的光刻胶层。下隔离部13a的形成过程也类似，只是注入离子为P型离子，如硼离子等，其具体过程这里不再赘述。结合图1和图4，执行步骤S12，在半导体衬底10上形成第一掺杂类型的外延层 14，外延层14和半导体衬底10中形成有第一掺杂类型的连通结构12，连通结构12贯穿外延层14并与埋层11接触。外延层14的形成方法可以是外延生长，本实施例中其掺杂类型具体为N型。连通结构12的形成过程请参考图5，首先对外延层14进行离子注入，形成第一掺杂类型的上连通部12b和第二掺杂类型的上隔离部13b，其中，上连通部12b与下连通部1 相接触，组成了连通结构12，上隔离部13b与下隔离部13a相接，组成了隔离结构13。上连通部12b的形成过程可以包括在外延层14的表面上形成光刻胶层并对其进行图形化，定义出第一上隔离部12b的图形；以图形化后的光刻胶层为掩膜，对外延层14进行离子注入，本实施例中注入离子为N型离子，如磷(P)离子等；之后对半导体衬底10进行退火，使得注入的离子高温扩散；之后去除图形化后的光刻胶层。上隔离部1 的形成过程也类似，只是注入离子为P型离子，如硼离子等，其具体过程这里不再赘述。隔离结构13位于整个VDMOS晶体管结构的周围，使得器件所处的区域形成隔离岛，与周围其他器件相隔离，有利于避免寄生效应等干扰，改善VDMOS晶体管的性能。本实施例中连通结构12和隔离结构13是通过多次离子注入形成的，在其他具体实施例中，还可以是采用以下方式来形成形成外延层14之前并不在半导体衬底10中形成下连通部1 和下隔离部13a，而是在形成外延层14之后，对外延层14和半导体衬底10 进行刻蚀，在连通结构12的区域形成第一沟槽，在隔离结构13的区域形成第二沟槽，第一沟槽的底部暴露出埋层11，第二沟槽的底部暴露出半导体衬底10 ；之后在第一沟槽中填充第一掺杂类型(本实施例中具体为N型)的半导体材料，如N型掺杂的硅，以形成连通结构 12，在第二沟槽中填充第二掺杂类型(本实施例中为P型)的半导体材料，如P型掺杂的硅， 以形成隔离结构13。之后结合图1和图6至图8，执行步骤S13，对外延层14进行离子注入，在其中形成第二掺杂类型的沟道区17。本实施例中，沟道区15的掺杂类型为P型。首先参考图6，对外延层14进行离子注入，在其中形成第二掺杂类型的阱区15，本实施例中阱区15的掺杂类型为P型。之后参考图7，在外延层14的表面形成场氧化层16，其形成方法可以为局部氧化法(LOCOS)等，本实施例中，场氧化层16位于连通结构12与阱区15之间，以及隔离结构13 与阱区15之间，主要用于器件隔离。之后参考图8，对外延层14进行离子注入，在其中形成第二掺杂类型的沟道区17， 沟道区17具体位于阱区15的内侧，即靠近后续将要形成的栅介质层的一侧，本实施例中， 沟道区17的掺杂类型为P型。优选地，沟道区17和阱区15部分重叠。结合图1和图9，执行步骤S14，在沟道区17之间的外延层上形成栅介质层18，在栅介质层18上形成栅电极19。栅介质层18的材料可以是氧化硅，其形成方法可以是热氧化法；栅电极19的材料可以是多晶硅，其形成方法可以是化学气相沉积(CVD)等。结合图1和图10，执行步骤S15，在栅介质层18两侧的沟道区17中形成第一掺杂类型的源区20。源区20的形成方法可以是离子注入，本实施例中注入的离子类型为N型， 如磷离子、砷离子等。在形成源区20的同时、之前或之后，还可以对连通结构12进行离子注入，在其表面形成第一掺杂类型的连通接触区21，以降低连通结构12的接触电阻。此外，还可以在沟道区17中形成体接触区，其掺杂类型与沟道区17相同。至此，本实施例中形成的VDMOS晶体管结构如图10所示，包括半导体衬底10 ；第一掺杂类型(本实施例中为N型)的埋层11，位于半导体衬底内10 ；第一掺杂类型的外延层14，覆盖半导体衬底10的表面；栅介质层18，位于埋层11上方的外延层14上；栅电极 19，位于栅介质层18上；第二掺杂类型(本实施例中为P型)的沟道区17，位于栅介质层18两侧的外延层14中；源区20，位于栅介质层18两侧的沟道区17中；第一掺杂类型的连通结构12，贯穿外延层14并与埋层11接触；其中，第二掺杂类型与第一掺杂类型相反。此外，本实施例的VDMOS晶体管还包括位于连通结构12表面的连通接触区21， 其掺杂类型与连通结构12相同；位于沟道区17远离栅介质层18的一侧的外延层14中的阱区15，阱区15的掺杂类型与沟道区17相同，阱区15与沟道区17部分重叠；第二掺杂类型的隔离结构13，贯穿外延层14并延伸至半导体衬底10中。作为漏区的埋层11通过连通结构12引出至外延层14的上表面，栅电极19、源区 20也都位于外延层14的上表面，便于与其他器件之间的互连，也较容易进行封装，因而有利于与标准B⑶工艺的兼容。需要说明的是，本实施例中所形成的VDMOS晶体管为N型的，即VDNMOS晶体管，在其他具体实施例中，也可以通过类似的方法形成VDPMOS晶体管，即第一掺杂类型改为P型， 第二掺杂类型该为N型。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种VDMOS晶体管结构，其特征在于，包括 半导体衬底；第一掺杂类型的埋层，位于所述半导体衬底内； 第一掺杂类型的外延层，覆盖所述半导体衬底的表面； 栅介质层，位于所述埋层上方的外延层上； 栅电极，位于所述栅介质层上；第二掺杂类型的沟道区，位于所述栅介质层两侧的外延层中； 源区，位于所述栅介质层两侧的沟道区中； 第一掺杂类型的连通结构，贯穿所述外延层并与所述埋层接触； 其中，所述第二掺杂类型与第一掺杂类型相反。
2.根据权利要求1所述的VDMOS晶体管结构，其特征在于，还包括 位于所述连通结构表面的连通接触区，其掺杂类型与所述连通结构相同。
3.根据权利要求1所述的VDMOS晶体管结构，其特征在于，还包括位于所述沟道区远离栅介质层的一侧的外延层中的阱区，所述阱区的掺杂类型与沟道区相同。
4.根据权利要求3所述的VDMOS晶体管结构，其特征在于，所述阱区与所述沟道区部分重叠。
5.根据权利要求1所述的VDMOS晶体管结构，其特征在于，还包括 第二掺杂类型的隔离结构，贯穿所述外延层并延伸至所述半导体衬底中。
6.一种VDMOS晶体管的形成方法，其特征在于，包括提供半导体衬底，所述半导体衬底内形成有第一掺杂类型的埋层； 在所述半导体衬底上形成第一掺杂类型的外延层，所述外延层和半导体衬底中形成有第一掺杂类型的连通结构，所述连通结构贯穿所述外延层并与所述埋层接触； 对所述外延层进行离子注入，在其中形成第二掺杂类型的沟道区； 在所述沟道区之间的外延层上形成栅介质层，在所述栅介质层上形成栅电极； 在所述栅介质层两侧的沟道区中形成第一掺杂类型的源区。
7.根据权利要求6所述的VDMOS晶体管的形成方法，其特征在于，采用以下方式形成所述连通结构在形成所述外延层之前，对所述半导体衬底进行离子注入，在所述半导体衬底中形成第一掺杂类型的下连通部，所述下连通部与所述埋层接触；在形成所述外延层之后，对所述外延层进行离子注入，在所述外延层中形成第一掺杂类型的上连通部，所述上连通部与所述下连通部接触。
8.根据权利要求7所述的VDMOS晶体管的形成方法，其特征在于，在形成所述外延层之前，形成所述下连通部之前或之后，还包括对所述半导体衬底进行离子注入，在所述半导体衬底中形成第二掺杂类型的下隔离部；在形成所述外延层之后，形成所述上连通部之前或之后，还包括对所述外延层进行离子注入，在所述外延层中形成第二掺杂类型的上隔离部，所述上隔离部与所述下隔离部接触。
9.根据权利要求6所述的VDMOS晶体管的形成方法，其特征在于，采用以下方式形成所述连通结构在形成所述外延层之后，对所述外延层和半导体衬底进行刻蚀，形成贯穿所述外延层的第一沟槽，所述沟槽的底部暴露出所述埋层；在所述第一沟槽中填充第一掺杂类型的半导体材料，以形成连通结构。
10.根据权利要求9所述的VDMOS晶体管的形成方法，其特征在于，在形成所述外延层之后，还包括对所述外延层和半导体衬底进行刻蚀，形成贯穿所述外延层的第二沟槽；在所述沟槽中填充第二掺杂类型的半导体衬底，以形成隔离结构。
11.根据权利要求6所述的VDMOS晶体管的形成方法，其特征在于，还包括对所述连通结构进行离子注入，在其表面形成连通接触区，所述连通接触区的掺杂类型与所述连通结构相同。
12.根据权利要求6所述的VDMOS晶体管的形成方法，其特征在于，在形成所述外延层之后还包括对所述外延层进行离子注入，在其中形成第二掺杂类型的阱区，所述阱区位于所述沟道区远离栅介质层的一侧。
13.根据权利要求12所述的VDMOS晶体管的形成方法，其特征在于，所述阱区与所述沟道区部分重叠。
全文摘要
本发明提供了一种VDMOS晶体管结构及其形成方法，所述VDMOS晶体管结构包括半导体衬底；第一掺杂类型的埋层，位于所述半导体衬底内；第一掺杂类型的外延层，覆盖所述半导体衬底的表面；栅介质层，位于所述埋层上方的外延层上；栅电极，位于所述栅介质层上；第二掺杂类型的沟道区，位于所述栅介质层两侧的外延层中；源区，位于所述栅介质层两侧的沟道区中；第一掺杂类型的连通结构，贯穿所述外延层并与所述埋层接触；其中，所述第二掺杂类型与第一掺杂类型相反。本发明能够与标准BCD工艺兼容。
文档编号H01L21/28GK102290437SQ20111028037
公开日2011年12月21日 申请日期2011年9月20日 优先权日2011年9月20日
发明者刘建华 申请人:上海先进半导体制造股份有限公司