专利名称：Ldmos晶体管结构及其形成方法
技术领域：
本发明涉及半导体器件以及半导体工艺技术领域，尤其涉及一种LDMOS晶体管结构及其形成方法。
背景技术：
高压(特别是大于120伏的高压)BCD工艺及由其形成的电路模块广泛应用于汽车电子、液晶显示面板(IXD)驱动、有机发光二极管(OLED)驱动、马达驱动等领域，是近年来的热门研究领域。横向扩散金属氧化物(LDM0Q晶体管是B⑶工艺中常用的一种功率器件，在高压驱动电路中是一种非常关键的器件。但是，现有技术的LDMOS晶体管的工作电压还不够高， 无法满足各种应用的需求。
发明内容
本发明要解决的技术问题是提供一种LDMOS晶体管结构及其形成方法，以提高器件的工作电压。为解决上述技术问题，本发明提供了一种LDMOS晶体管结构，包括半导体衬底；第一掺杂类型的埋层，位于所述半导体衬底内；第一掺杂类型的外延层，覆盖所述半导体衬底的表面；栅介质层，位于所述埋层上方的外延层上；栅电极，位于所述栅介质层上；第一掺杂类型的体区，位于所述栅介质层一侧的外延层中并延伸至所述栅介质层下方；第二掺杂类型的漏端漂移区，位于所述栅介质层另一侧的外延层中并延伸至所述栅介质层下方；第二掺杂类型的漏区，位于所述漏端漂移区中；第二掺杂类型的源区，位于所述体区中；其中，所述第二掺杂类型与第一掺杂类型相反，所述栅介质层为场氧化层。可选地，所述LDMOS晶体管结构还包括第一掺杂类型的第一隔离结构，位于所述体区和漏端漂移区的外侧，贯穿所述外延层并延伸至所述半导体衬底中；第二掺杂类型的第二隔离结构，位于所述第一隔离结构的外侧，贯穿所述外延层并延伸至所述半导体衬底中。可选地，所述LDMOS晶体管结构还包括第二掺杂类型的源区扩展区，位于所述体区中，包围所述源区并延伸至所述栅电极下的栅介质层下方。
可选地，所述栅介质层的厚度为3500A至4500A。本发明还提供了一种LDMOS晶体管的形成方法，包括提供半导体衬底，所述半导体衬底内形成有第一掺杂类型的埋层；在所述半导体衬底上形成第一掺杂类型的外延层；在所述外延层中形成第一掺杂类型的体区和第二掺杂类型的漏端漂移区；在所述体区和漏端漂移区之间的外延层上形成场氧化层以作为栅介质层，所述体区和漏端漂移区延伸至所述栅介质层下方；在所述栅介质层上形成栅电极；在所述体区中形成第二掺杂类型的源区，在所述漏端漂移区中形成第二掺杂类型的漏区，其中，所述第二掺杂类型与第一掺杂类型相反。可选地，所述形成方法还包括在所述体区和漏端漂移区外侧的外延层和半导体衬底中形成第一掺杂类型的第
一隔离结构；在所述第一隔离结构外侧的外延层和半导体衬底中形成第二掺杂类型的第二隔离结构。可选地，采用以下方式形成所述第一隔离结构和第二隔离结构在形成所述外延层之前，对所述半导体衬底进行离子注入，形成第一掺杂类型的第一下隔离部和第二掺杂类型的第二下隔离部；在形成所述外延层之后，对所述外延层进行离子注入，形成第一掺杂类型的第一上隔离部和第二掺杂类型的第二上隔离部，所述第一上隔离部与第一下隔离部相接，所述第二上隔离部与第二下隔离部相接。可选地，采用以下方式形成所述第一隔离结构和第二隔离结构在形成所述外延层之后，对所述外延层和半导体衬底进行刻蚀，形成贯穿所述外延层的第一沟槽和第二沟槽；在所述第一沟槽中填充第一掺杂类型的半导体材料，以形成第一隔离结构；在所述第二沟槽中填充第二掺杂类型的半导体材料，以形成第二隔离结构。可选地，在形成所述体区之后，形成所述栅介质层之前，所述形成方法还包括在所述体区中形成第二掺杂类型的源区扩展区，所述源区扩展区包围所述源区并延伸至所述栅电极下的栅介质层下方。可选地，使用局部氧化法形成所述场氧化层。可选地，所述栅介质层的厚度为3500A至4500A。与现有技术相比，本发明具有以下优点本发明实施例的LDMOS晶体管结构及其形成方法中，采用场氧化层作为栅介质层，由于场氧化层的厚度比较大，有利于提高器件的工作电压。进一步地，本实施例的LDMOS晶体管结构及其形成方法中，形成有第一掺杂类型的第一隔离结构和第二掺杂类型的第二隔离结构，该第一隔离结构和第二隔离结构贯穿外延层并延伸至半导体衬底中，使得器件所处的区域成为隔离岛，将整个LDMOS晶体管与周边的器件隔离，有利于改善器件性能。
图1是本发明实施例的LDMOS晶体管的形成方法的流程示意图；图2至图8是本发明实施例的LDMOS晶体管的形成方法中各步骤的剖面结构示意图。
具体实施例方式现有技术的LDMOS晶体管的栅介质层一般是通过热氧化法来形成的，其厚度往往较小，通过热氧化法难以形成特别厚的栅介质层，导致器件无法承受高工作电压。本发明实施例的LDMOS晶体管结构及其形成方法中，采用场氧化层作为栅介质层，由于场氧化层的厚度比较大，有利于提高器件的工作电压。进一步地，本实施例的LDMOS晶体管结构及其形成方法中，形成有第一掺杂类型的第一隔离结构和第二掺杂类型的第二隔离结构，该第一隔离结构和第二隔离结构贯穿外延层并延伸至半导体衬底中，使得器件所处的区域成为隔离岛，将整个LDMOS晶体管与周边的器件隔离，有利于改善器件性能。下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。图1示出了本发明实施例的LDMOS晶体管的形成方法的流程示意图，包括步骤S11，提供半导体衬底，所述半导体衬底内形成有第一掺杂类型的埋层；步骤S12，在所述半导体衬底上形成第一掺杂类型的外延层；步骤S13，在所述外延层中形成第一掺杂类型的体区和第二掺杂类型的漏端漂移区；步骤S14，在所述体区和漏端漂移区之间的外延层上形成场氧化层以作为栅介质层，所述体区和漏端漂移区延伸至所述栅介质层下方；步骤S15，在所述栅介质层上形成栅电极；步骤S16，在所述体区中形成第二掺杂类型的源区，在所述漏端漂移区中形成第二掺杂类型的漏区，其中，所述第二掺杂类型与第一掺杂类型相反。图2至图8示出了本实施例的LDMOS晶体管的形成方法的各步骤的剖面结构示意图，下面结合图1和图2至图8对本实施例进行详细说明。结合图1和图2，执行步骤S11，提供半导体衬底10，半导体衬底10内形成有第一掺杂类型的埋层11。半导体衬底10可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底，本实施例采用的是P型掺杂的硅衬底，其中具有P型的掺杂离子，如硼离子、铟离子等。埋层11的形成方法可以包括对半导体衬底10进行离子注入并进行高温扩散。 本实施例中，第一掺杂类型为N型，注入的离子可以是碲(Sb)离子、砷(As)离子等。之后参考图3，对半导体衬底10进行离子注入，在其中形成第一掺杂类型的第一下隔离部12a以及第二掺杂类型的第二下隔离部13a。具体的，第一下隔离部1 的形成过程可以包括在半导体衬底10的表面上形成光刻胶层并对其进行图形化，定义出第一下隔离部1 的图形；以图形化后的光刻胶层为掩膜，对半导体衬底10进行离子注入，本实施例中注入离子为N型离子，如磷(P)离子等；之后对半导体衬底10进行退火，使得注入的离子高温扩散；之后去除图形化后的光刻胶层。第二下隔离部13a的形成过程也类似，只是注入离子为P型离子，如硼离子等，其具体过程这里不再赘述。结合图1和图4，执行步骤S12，在半导体衬底10上形成第一掺杂类型的外延层 14。外延层14的形成方法可以是外延生长，本实施例中其掺杂类型具体为N型。之后参考图5，对外延层14进行离子注入，形成第一掺杂类型的第一上隔离部12b 和第二掺杂类型的第二上隔离部13b，其中，第一上隔离部12b与第一下隔离部1 相接，组成了第一隔离结构12，第二上隔离部13b与第二下隔离部13a相接，组成了第二隔离结构 13。第一上隔离部12b的形成过程可以包括在外延层14的表面上形成光刻胶层并对其进行图形化，定义出第一上隔离部12b的图形；以图形化后的光刻胶层为掩膜，对外延层 14进行离子注入，本实施例中注入离子为N型离子，如磷(P)离子等；之后对半导体衬底10 进行退火，使得注入的离子高温扩散；之后去除图形化后的光刻胶层。第二上隔离部1 的形成过程也类似，只是注入离子为P型离子，如硼离子等，其具体过程这里不再赘述。第一隔离结构12和第二隔离结构13并别形成于LDMOS晶体管结构的周围，使得器件所处的区域形成隔离岛，与周围其他器件相隔离，有利于避免寄生效应等干扰，改善 LDMOS晶体管的性能。本实施例中第一隔离结构12和第二隔离结构13是通过多次离子注入形成的，在其他具体实施例中，还可以是采用以下方式来形成形成外延层14之前并不在半导体衬底 10中形成第一下隔离部1 和第二下隔离部12b，而是在形成外延层14之后，对外延层14 和半导体衬底10进行刻蚀，在第一隔离结构12的区域形成第一沟槽，在第二隔离结构12 的区域形成第二沟槽，第一沟槽和第二沟槽底部暴露出半导体衬底10 ；之后在第一沟槽中填充第一掺杂类型(本实施例中具体为N型)的半导体材料，如N型掺杂的硅，以形成第一隔离结构12，在第二沟槽中填充第二掺杂类型(本实施例中为P型)的半导体材料，如P型掺杂的硅，以形成第二隔离结构13。之后结合图1和图6，执行步骤S13，在外延层14中形成第一掺杂类型的体区15 和第二掺杂类型的漏端漂移区16。体区15和漏端漂移区16的形成过程可以包括光刻、离子注入等，本实施例中，体区15为N型掺杂，其中注入的离子可以是磷离子等，漏端漂移区 16为P型掺杂，其中注入的离子可以是硼离子等。本实施例中，在形成体区15和漏端漂移区16之后，还在体区15中形成第二掺杂类型的源区扩展区17。本实施例中源区扩展区17的掺杂类型为P型，其形成方法可以是离子注入法。结合图1和图7，执行步骤S14，在体区15和漏端漂移区16之间的外延层14上形成场氧化层18以作为栅介质层，体区15和漏端漂移区16延伸至栅介质层18下方。具体的，栅介质层18的形成方法为局部氧化法(LOCOS)，本实施例中还在体区15与第一隔离结构12之间以及漏端漂移区16与第一隔离结构12之间形成了场氧化层18，这两部分场氧化层18主要用于器件隔离。本实施例采用的是0. 35微米的BCD工艺，其中场氧化层18 (即栅介质层18)的厚度约为4000A,优选为3500A至4500A。
之后结合图1和图8，执行步骤S 15，在栅介质层18上形成栅电极19 ；执行步骤S 16，在体区15中形成第二掺杂类型的源区20，在漏端漂移区16中形成第二掺杂类型的漏区 21。其中，栅电极19的材料为多晶硅，其形成方法可以是化学气相沉积(CVD)等。本实施例中源区20和漏区21的掺杂类型为P型，其形成方法可以是离子注入等。 在其他具体实施例中，还可以在体区15中形成N型掺杂的体接触区。由于栅介质层18是由场氧化层来形成的，其厚度较厚，因而可以耐受更高的工作电压。本实施例中所采用的是0. 35微米的BCD工艺，经过测量，采用场氧化层来作为栅介质层18，可以使得形成的LDMOS晶体管能承受160V的工作电压，即栅电极19和漏区21的工作电压均为160V。由于栅介质层18采用的是场氧化层，其外围区域难以被栅电极19覆盖，因而源区 20与栅电极10的边界往往是不相邻的。由于本实施例中，在体区15中形成有源区扩展区 17，源区扩展区17包围源区20并延伸至栅电极19下的栅介质层18下方，即栅电极19与源区扩展区17是有部分重叠的，因而在器件工作中，源区20的载流子可以通过源区扩展区 17、栅介质层18下方的沟道区、漏端漂移区16输运至漏区21，使得器件能够正常工作。至此，本实施例形成的LDMOS晶体管如图8所示，包括半导体衬底10 ；第一掺杂类型的埋层11，位于半导体衬底10内；第一掺杂类型的外延层14，覆盖半导体衬底10的表面；栅介质层18，位于埋层11上方的外延层14上；栅电极19，位于栅介质层18上；第一掺杂类型的体区15，位于栅介质层18 —侧的外延层14中并延伸至栅介质层18下方；第二掺杂类型的漏端漂移区16，位于栅介质层18另一侧的外延层14中并延伸至栅介质层18下方；第二掺杂类型的漏区21，位于漏端漂移区16中；第二掺杂类型的源区20，位于体区15 中；其中，第二掺杂类型与第一掺杂类型相反(本实施例中，第一掺杂类型为N型，第二掺杂类型为P型)，栅介质层18为场氧化层。作为一个优选的实施例，本实施例的LDMOS晶体管还包括第一掺杂类型的第一隔离结构12，位于体区15和漏端漂移区16的外侧，贯穿外延层14并延伸至半导体衬底10 中；第二掺杂类型的第二隔离结构13，位于第一隔离结构12的外侧，贯穿外延层14并延伸至半导体衬底10中；第二掺杂类型的源区扩展区17，位于体区15中，包围源区20并延伸至栅电极19下的栅介质层18下方。需要说明的是，本实施例中所形成的LDMOS晶体管为P型的，即LDPMOS晶体管，在其他具体实施例中，也可以通过类似的方法形成LDNMOS晶体管，即第一掺杂类型改为P型， 第二掺杂类型该为N型。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种LDMOS晶体管结构，其特征在于，包括 半导体衬底；第一掺杂类型的埋层，位于所述半导体衬底内； 第一掺杂类型的外延层，覆盖所述半导体衬底的表面； 栅介质层，位于所述埋层上方的外延层上； 栅电极，位于所述栅介质层上；第一掺杂类型的体区，位于所述栅介质层一侧的外延层中并延伸至所述栅介质层下方；第二掺杂类型的漏端漂移区，位于所述栅介质层另一侧的外延层中并延伸至所述栅介质层下方；第二掺杂类型的漏区，位于所述漏端漂移区中； 第二掺杂类型的源区，位于所述体区中；其中，所述第二掺杂类型与第一掺杂类型相反，所述栅介质层为场氧化层。
2.根据权利要求1所述的LDMOS晶体管结构，其特征在于，还包括第一掺杂类型的第一隔离结构，位于所述体区和漏端漂移区的外侧，贯穿所述外延层并延伸至所述半导体衬底中；第二掺杂类型的第二隔离结构，位于所述第一隔离结构的外侧，贯穿所述外延层并延伸至所述半导体衬底中。
3.根据权利要求1所述的LDMOS晶体管结构，其特征在于，还包括第二掺杂类型的源区扩展区，位于所述体区中，包围所述源区并延伸至所述栅电极下的栅介质层下方。
4.根据权利要求1所述的LDMOS晶体管结构，其特征在于，所述栅介质层的厚度为 3500A 至4500A。
5.一种LDMOS晶体管的形成方法，其特征在于，包括提供半导体衬底，所述半导体衬底内形成有第一掺杂类型的埋层； 在所述半导体衬底上形成第一掺杂类型的外延层； 在所述外延层中形成第一掺杂类型的体区和第二掺杂类型的漏端漂移区； 在所述体区和漏端漂移区之间的外延层上形成场氧化层以作为栅介质层，所述体区和漏端漂移区延伸至所述栅介质层下方； 在所述栅介质层上形成栅电极；在所述体区中形成第二掺杂类型的源区，在所述漏端漂移区中形成第二掺杂类型的漏区，其中，所述第二掺杂类型与第一掺杂类型相反。
6.根据权利要求5所述的LDMOS晶体管的形成方法，其特征在于，还包括在所述体区和漏端漂移区外侧的外延层和半导体衬底中形成第一掺杂类型的第一隔离结构；在所述第一隔离结构外侧的外延层和半导体衬底中形成第二掺杂类型的第二隔离结构。
7.根据权利要求6所述的LDMOS晶体管的形成方法，其特征在于，采用以下方式形成所述第一隔离结构和第二隔离结构在形成所述外延层之前，对所述半导体衬底进行离子注入，形成第一掺杂类型的第一下隔离部和第二掺杂类型的第二下隔离部；在形成所述外延层之后，对所述外延层进行离子注入，形成第一掺杂类型的第一上隔离部和第二掺杂类型的第二上隔离部，所述第一上隔离部与第一下隔离部相接，所述第二上隔离部与第二下隔离部相接。
8.根据权利要求6所述的LDMOS晶体管的形成方法，其特征在于，采用以下方式形成所述第一隔离结构和第二隔离结构在形成所述外延层之后，对所述外延层和半导体衬底进行刻蚀，形成贯穿所述外延层的第一沟槽和第二沟槽；在所述第一沟槽中填充第一掺杂类型的半导体材料，以形成第一隔离结构；在所述第二沟槽中填充第二掺杂类型的半导体材料，以形成第二隔离结构。
9.根据权利要求5所述的LDMOS晶体管的形成方法，其特征在于，在形成所述体区之后，形成所述栅介质层之前，还包括在所述体区中形成第二掺杂类型的源区扩展区，所述源区扩展区包围所述源区并延伸至所述栅电极下的栅介质层下方。
10.根据权利要求5所述的LDMOS晶体管的形成方法，其特征在于，使用局部氧化法形成所述场氧化层。
11.根据权利要求5所述的LDMOS晶体管的形成方法，其特征在于，所述栅介质层的厚度为3500A 至4500A。
全文摘要
本发明提供了一种LDMOS晶体管结构及其形成方法，所述LDMOS晶体管结构包括半导体衬底；第一掺杂类型的埋层，位于所述半导体衬底内；第一掺杂类型的外延层，覆盖所述半导体衬底的表面；栅介质层，位于所述埋层上方的外延层上；栅电极，位于所述栅介质层上；第一掺杂类型的体区，位于所述栅介质层一侧的外延层中并延伸至所述栅介质层下方；第二掺杂类型的漏端漂移区，位于所述栅介质层另一侧的外延层中并延伸至所述栅介质层下方；第二掺杂类型的漏区，位于所述漏端漂移区中；第二掺杂类型的源区，位于所述体区中；其中，所述第二掺杂类型与第一掺杂类型相反，所述栅介质层为场氧化层。本发明能够提高器件的工作电压。
文档编号H01L29/78GK102306661SQ201110280379
公开日2012年1月4日 申请日期2011年9月20日 优先权日2011年9月20日
发明者刘建华 申请人:上海先进半导体制造股份有限公司