一种ldmos晶体管结构及其制备方法
【技术领域】
[0001]本发明涉及一种半导体器件技术领域，特别是涉及一种LDMOS晶体管结构及其制备方法。
【背景技术】
[0002]LDMOS (Laterally Diffused MOSFET，横向扩散 MOS 晶体管)是一种功率 MOS 晶体管。由于其在B⑶(Bipolar-CMOS-DMOS)工艺中能耐高压(如24V)和大电流密度(如2A/_2)，因此LDMOS器件通常被用作开关管作为最终的输出驱动。LDMOS器件的耐压能力与浅掺杂区域的尺寸和位降距离成正比，设计的耐压越高，需要的尺寸越大，因此，能够承担高电压和大电流的LDMOS器件必定会占据很大块的芯片面积。
[0003]图1a为现有技术中LDMOS晶体管的结构示意图，图1b为图1a中LDMOS晶体管的俯视图。如图1a和图1b所示，在传统的LDMOS器件中，包括半导体衬底100，设置于所述半导体衬底100中的第一高压阱区101、第二高压阱区102和第三高压阱区103，设置于所述第一高压阱区101中的第一浅沟槽隔离区104，设置于所述第二高压阱区102中的第二浅沟槽隔离区105，设置于所述第二高压阱区102和所述第三高压阱区103之间的第三浅沟槽隔离区106，设置于所述半导体衬底100上的栅极区107，所述栅极区107包含栅氧化层107a、侧墙107b和栅极多晶硅层107c，分别设置于所述第一高压阱区101和第三高压阱区103中的体引出区110和源区108，设置于所述第二高压阱区102中的漏区109，所述漏区109位于第二浅沟槽隔离区105和第三浅沟槽隔离区106之间的区域，设置于所述栅极区107、源区108、漏区109和体引出区110上的若干接触孔111，且由图1b可知，栅极区107上形成的接触孔111横向分布在其上下两端。现有技术中将接触孔111设计于栅极区107上下两端，使得两端的接触孔111被整个栅极区107隔开，相隔距离相对较远，又由于栅极区107自身存在电阻，这将大大增加栅极区107的导出电阻，使栅极区107在工作的时候由两端至内存在电能损耗，进而导致整个栅极区107上的电场分布不均匀，使得LDMOS器件的工作环境不稳定，容易造成LDMOS器件被击穿。同时，将接触孔111设计在栅极区107上下两端，接触孔111将独立占据芯片中相应位置的面积，这就明显增加了 LDMOS器件在整个芯片中占据的面积；另外，位于栅极区107上下两端的接触孔111限制了栅极位107位于有源区上的纵向宽度，进而使得其工作时的充放电速率大大降低。
[0004]鉴于此，有必要设计一种新的结构以解决上述技术问题。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LDMOS晶体管结构及其制备方法，用于解决现有技术中栅极区导出电阻大，栅极区上的电场分布不均匀，使得LDMOS器件工作环境不稳定，进而导致LDMOS器件被击穿的问题以及LDMOS器件在整个芯片中占据的面积过大，限制了栅极位于有源区上的纵向宽度，使得其工作时的充放电速度降低的问题。
[0006]为实现上述目的及其他相关目的，本发明提供一种LDMOS晶体管结构，所述LDMOS晶体管结构中至少包括:半导体衬底；形成于所述半导体衬底内的第一高压阱区、第二高压阱区和第三高压阱区；所述第二高压阱区的掺杂类型和所述第一高压阱区、第三高压阱区的掺杂类型相反；形成于所述第一高压阱区中的第一浅沟槽隔离区；形成于所述第二高压阱区中的第二浅沟槽隔离区以及形成于所述第二高压阱区和所述第三高压阱区之间的第三浅沟槽隔离区；形成于所述半导体衬底上、覆盖部分第一高压阱区和第二高压阱区的栅极区，所述栅极区包含栅氧化层、位于所述栅氧化层上的栅极多晶硅层以及位于所述栅极多晶硅层两侧的侧墙；形成于所述栅极区两侧的半导体衬底中的源区和漏区，所述源区位于第一高压阱区中；所述漏区位于所述第二高压阱区中、且处于第二浅沟槽隔离区和第三浅沟槽隔离区之间；形成于所述第一高压阱区和第三高压阱区外侧的体引出区；若干自所述栅极区、源区、漏区以及体引出区引出的接触孔，自所述栅极区上引出的若干接触孔纵向排布于所述栅极区一侧。
[0007]优选地，所述栅极区上的若干接触孔位于第二浅沟槽隔离区上方的栅极多晶硅层一侧。
[0008]优选地，所述设置在位于第二浅沟槽隔离区上方的栅极多晶硅层上的接触孔均匀地纵向排布于所述栅极多晶娃层一侧中。
[0009]优选地，所述接触孔横截面的形状为圆形或多边形。
[0010]本发明还提供一种LDMOS晶体管的制备方法，所述LDMOS晶体管的制备方法至少包括以下步骤:
[0011]I)提供一半导体衬底，在所述半导体衬底中形成第一高压阱区、第三高压阱区以及与所述第一高压阱区和第三高压阱区掺杂类型相反的第二高压阱区；
[0012]2)分别在所述第一高压阱区形成第一浅沟槽隔离区；第二高压阱区形成第二浅沟槽隔离区以及在第二高压阱区和第三高压阱区之间形成第三浅沟槽隔离区；
[0013]3)在所述半导体衬底上、部分第一高压阱区和第二高压阱区上方形成栅极区；
[0014]4)在所述栅极区两侧、第一高压阱区形成源区，在第二高压阱区中形成漏区，在所述第一高压阱区和第三高压阱区外侧形成体引出区；
[0015]5)在所述栅极区、源区、漏区和体引出区上形成若干所需的接触孔，所述栅极区上引出的若干接触孔纵向排布于所述栅极区一侧。
[0016]优选地，在所述栅极区上形成的若干接触孔分布在位于第二浅沟槽隔离区上方的栅极多晶娃层的一侧。
[0017]优选地，所述栅极多晶硅层上的接触孔均匀地纵向排布于所述第二浅沟槽隔离区上方的栅极多晶硅层一侧中。
[0018]可选地，述半导体衬底、第一高压阱区、第三高压阱区和体引出区为P型；所形成的第二高压阱区、源区和漏区为N型。
[0019]可选地，所述半导体衬底、第一高压阱区、第三高压阱区和体引出区为N型；所形成的第二高压阱区、源区和漏区为P型。
[0020]如上所述，本发明的一种LDMOS晶体管结构及其制备方法，具有以下有益效果:本发明中将接触孔纵向分布于第二浅沟槽隔离区上方的栅极多晶硅层一侧，有效地利用了LDMOS第二浅沟槽隔离区上方的栅极区，从而减少了 LDMOS原先栅极区上下两端的面积，进而从设计上减小了 LDMOS器件在整个芯片中所占据的面积，以达到最终客户芯片的尺寸的缩小，且随着LDMOS器件尺寸的减小，这一有益效果愈加明显。此外，明显减小了接触孔之间的间隔，使其的分布更加紧凑，从而降低了栅极区的导出电阻，使得栅极区上的电场分布更加均匀，进而稳定了 LDMOS器件的工作环境，避免了在正常工作环境下LDMOS器件被击穿的可能；将接触孔纵向分布在第二浅沟槽隔离区上方的栅极多晶硅层一侧，也不会对有源区和栅极区交集够到的区域产生任何负面的影响，还可以提高栅极位于有源区上的纵向宽度width，进而使得其工作时的充放电速率大大增加。
【附图说明】
[0021]图1a显示为现有技术中LDMOS晶体管的结构示意图。
[0022]图1b显示为图1a中LDMOS晶体管的俯视图。
[0023]图2显示为本发明的LDMOS晶体管的结构示意图。
[0024]图3显示为本发明的LDMOS晶体管的制备方法的流程图。
[0025]图4a?图4e显示为本发明的LDMOS晶体管的制备方法在各步骤中的结构示意图。
[0026]图4f显示为图4e中LDMOS晶体管的俯视图。
[0027]元件标号说明
[0028]100、2OO 半导体衬底