专利名称：四元素镓碲锑为基的相变化材料及存储装置的制作方法
技术领域：
本发明是关于相变化存储装置，以及用于此种装置的材料。
背景技术：
以相变化为基础的材料，例如以硫属化物为基础的材料或相似的材料，可以使用于集成电路中所提供适当大小的电流，来引发在非晶相与结晶相之间的相变化。非晶相通常的特征是具有比结晶相更高的电阻，其可以很容易地被感测以指示数据。此特性已引起广泛的注意，尤其是对于使用可编程电阻材料以形成非易失式存储器电路，其可利用随机存取方式来读取及写入。根据熟知为GST的相变化材料Ge2Sb2Te5使用于集成电路中已经有广泛的研究。也可以使用其它添加物或是其它硫属化物。硫属化物是任意选自由四种元素氧(O)、硫(S)、 硒(Se)及碲(Te)组成的群，形成周期表VIA族的群。硫属化物包含硫属与更具有正电性元件或自由基的化合物。硫属合金包含硫属与其它材料，例如转换金属，的组成。硫属合金通常包含一个或多个选自元件周期表IVA族的元素，例如锗或锡。通常，硫属合金包含至少一种选自铺、镓、铟、银的组合物。以相变化为基础的存储器材料已被描述于许多技术文献中，包含 Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te，Sn/Sb/Te，In/ Sb/Ge, Ag/In/Sb/Te,Ge/Sn/Sb/Te,Ge/Sb/Se/Te 以及 Te/Ge/Sb/S 的合金。在 Ge/Sb/Te 合金的家族中，可适用的合金组成范围相当的广。以镓碲锑合金为基的相变化材料已见于文献之中，请参阅Chin等人所提出的美国专利申请公开US2009/0194759号及Liang等人所提出的美国专利申请公开 US2009/0230375号(见第
段)，其在此作为参考的范例。相变化存储装置的表现通常是以切换速度、切换电流、数据保存及承受力等特性加以评断。当然，选取适当的这些特性需要在设计上做些取舍而使得寻找可用的材料变得十分困难。因此，最好是能提供一种存储单元，其能够在高速及低功率下操作，且具有良好的数据保存及承受力，并且此存储材料可以使用于制造如此装置的工艺中。
发明内容
本发明描述一种包括相变化材料的存储装置，其包含例如是硅的第四元素搭配于以镓碲锑为基M-(GaTeSb)的系统中以产生较高结晶温度、较高结晶电阻及较低熔化温度的四元素相变化材料。此处所描述的四元素以镓碲锑为基M-(GaTeSb)的系统可进一步特征化为成长控制结晶系统。以镓碲锑为基M-(GaTeSb)的相变化材料被观察到可以调配出增加结晶临界温度而不会增加熔化温度(且因此导致该熔化温度与该结晶转换温度之间的该差值较小)的配方。在此方式下，可以达成较佳的数据保存能力而不会增加复位操作所需的能量，且不会增加切换时间。
一种相变化材料，具有一熔化温度及一结晶转换温度，及该熔化温度与该结晶转 换温度之间的一差值，包含MA_(GaxTeySbz)B，其中其中x，y，z是变量，M包含选取自C、Si、 Ge、Sn、Pb、N、P、As、Sb、Bi、0、S、Se、Te及Po群组中的一元素，且其中A和B是正、非零的 数目，具有A值使得该结晶转换温度较没有M的GaxTeySbz还高，且该熔化温度与该结晶转 换温度之间的该差值较没有M的GaxTeySbz还小，且更进一步特征化为成长控制结晶系统。 (x, y, z)的参数至少满足(z > x, z > y)或(z彡x+y)的关系式。通过使用一种具有较高结晶温度的四元素GaTeSb系统的相变化材料，可以改善 保存特性。通过使用一种具有较高电阻的四元素GaTeSb系统的相变化材料，可以降低切换 时间。通过使用一种具有较高电阻的四元素GaTeSb系统的相变化材料，可以降低切换 电流。通过使用一种具有较低熔化温度的四元素GaTeSb系统的相变化材料，可以降低 切换时间。通过使用一种具有较低熔化温度的四元素GaTeSb系统的相变化材料，可以降低 切换电流。本发明其它的目的及优点是见于以下图示、实施方式及权利要求范围所述。
图1显示一个具有四元素相变化材料M-GaTeSb的存储单元的简要示意图。图2显示一个具有四元素相变化材料M-GaTeSb的替代存储单元的简要示意图。图3显示一个具有四元素相变化材料M-GaTeSb的另一替代存储单元的简要示意 图。图4显示又一个具有四元素相变化材料M-GaTeSb的另一替代存储单元的简要示 意图。图5显示使用具有四元素相变化材料M-GaTeSb存储单元的存储阵列的方块示意 图。图6是可应用包含本发明所描述的存储器阵列的集成电路的简化方块图。图7显示四元素相变化材料M-GaTeSb的电阻率与温度的关系图，其中M是不同浓 度的硅。图8显示四元素相变化材料M-GaTeSb的电阻率与温度的关系图，其中M是不同浓 度的锗，图9显示四元素相变化材料M-GaTeSb的电阻率与温度的关系图，其中M是不同浓 度的氮。图10显示四元素相变化材料M-GaTeSb的温度差分析图标，其中M是硅。图11显示四元素相变化材料M-GaTeSb的x射线绕射分析20图示，其中M是硅。图12显示结晶相的电阻率与M浓度的关系图，及非晶相和结晶相的电阻率比值与 M浓度的关系图，其中M是硅。图13显示结晶相的电阻率与M浓度的关系图，及非晶相和结晶相的电阻率比值与M浓度的关系图，其中M是锗。图14显示结晶相的电阻率与M浓度的关系图，及非晶相和结晶相的电阻率比值与 M浓度的关系图，其中M是氮。图15A和图15B显示未掺杂的GaTeSb装置切换的电流与电压关系图，显示设置电流约为2微安培，及复位电流约为3微安培。图16显示测试的Si-GaTeSb装置切换的电流与电压关系图。
图17显示测试的Si-GaTeSb装置切换的电流与电压关系图。
主要元件符号说明
111第一电极
112介电层
113存储元件
114第二电极
115有源区域
500第二存储单元
520第一电极
515介电间隔物
516存储元件
517介电间隔物的宽度
540第二电极
510有源区域
600第三存储单元
620第一电极
613存储元件的其余部分
616存储元件
617存储元件的宽度
622底表面
624顶表面
640第二电极
610有源区域
700第四存储单元
720第一电极
716存储元件
740第二电极
710有源区域
810集成电路
812具有四元素M-(GaTeSb)的相变化存储单元的存储器阵列
814字线译码器及驱动器
816字线
818位线译码器
820:位线
822:总线
824:感测放大器/数据输入结构
826:数据总线
828:数据输入线
830:其它电路
832:数据输出线
834:控制器
836:偏压电路的电压及电流源
930、932、934、936 :存储单元
940、942、944、946 :存储元件
954:源极线
955:源极线终端
956,958 :字线
960,962 :位线
980:电流路径
具体实施例方式本发明以下的实施例描述是搭配图I到图17进行说明。图I显示一个"香菇状"存储单元，其具有一第一电极111延伸通过介电层112， 一包含四元素相变化材料M-GaTeSb为基的相变化主体的存储元件113，及一第二电极114 于存储元件113之上。此第一电极111与例如是二极管或晶体管的存取装置(未示)耦接， 而第二电极114与一位线耦接或者可以是位线(未示)的一部分。此第一电极111具有较第二电极114和存储元件113相对窄的宽度，导致此第一电极111与存储元件相变化主体的一个较小的接触区域，及一个较大的接触区域于第二电极114与存储元件相变化主体之间，使得可以在较小绝对电流通过存储元件113的情况下达成较大的电流密度。因为此第一电极111较小的接触区域，电流密度最大值是发生于存储元件靠近第一电极111的区域， 导致有源区域115具有图中所示的"香菇状"。此相变化材料基本上由一个以M-GaTeSb为基的四元素系统构成，其具有以下的组成式Ma-(GaxTeySbz) B其中M = IV A元素(碳C、娃Si、锗Ge、锡Sn、铅Pb), M = V A元素(氮N、磷P、 砷As、铺Sb、秘Bi)或M = VI A元素(氧O、硫S、硒Se、締Te、针Po);其中x, y, z是选择以构成显著结晶系统。(X，y, z)的参数至少满足(z > X，z > y)或(z彡x+y)的关系式。 例如以下的X，y, z的组合可以构成显著结晶系统X, y, z = 2,1, 7X, y, z = 3, 2,12X, y, z = 2, 3, 5X, y, z = 3,1,8
X, y, z = 3, 2,12 此第一及第二电极111、114，可以包含举例而言，氮化钛或氮化钽。替代地，此第一及第二电极111、114，每一个可以包含钨、氮化钨、氮化钛铝、或是氮化钽铝，或是包含，对进一步的范例而言，一个或多个元素选自下列群组掺杂-Si、Si、C、Ge、Cr、Ti、W、Mo、Al、Ta、 Cu、Pt、Ir、La、Ni、N、O以及Ru及其组合。在一范例实施例中，此第一电极111包含钨而此第二电极114包含氮化钽。以下将描述制造包括形成底层存取结构(未显示于图I中)的一存储单元制造流程。此底层的存取电路可以使用业界所熟知的工艺形成，且存取电路元件的组态是取决于此处所描述的存储单元实际应用的存储阵列的组态。通常而言，存取电路可以包括例如是鳍型场效晶体管双极晶体管或二极管等的存取装置、字线和源极线、导电栓塞、及掺杂区域于一半导体衬底内，而位线于此阵列之上。形成具有接触表面的第一电极111，其延伸穿过介电层112，是使用举例而言钨栓塞工艺，包括沉积介电层112，之后在对应存取装置上方刻蚀形成介层孔。然后在这些介层孔中填入钨，且将完成结构的上表面进行平坦化。在某些实施例中，第一电极111的上接触表面具有采用亚光刻技术产生的宽度或直径。之后，利用共溅射技术形成一层四元素的相变化材料M-GaTeSb于平坦化的表面之上。然后，形成例如是氮化钽的顶电极材料被沉积和图案化以形成位线或是其它顶电极结构。之后，进行后段工艺以完成此芯片的半导体工艺。此后段工艺可以使用业界所熟知的标准工艺，且实际进行的工艺是取决芯片上的存储单元实际应用的组态。通常而言，由后段工艺形成的结构包括接触窗、层间介电层及用于将芯片上的存储单元与周边电路耦接的电路的内联机。由于这些工艺的结果，图6中所示的控制电路及偏压电路可以形成于此装置中。图2显示一具有四元素的相变化材料M-GaTeSb的第二存储单元500的剖面图， 此四元素的相变化材料M-GaTeSb的构成桥状存储元件516，且具有之前所描述的有源区域 510。此存储单元500包括一介电间隔物515分隔第一及第二电极520、540。此存储元件516延伸跨过间隔物515而与第一及第二电极520、540连接，因此定义出一个介于第一与第二电极520、540之间的电流路径，其具有由介电间隔物515宽度517所定义的路径长度。在操作中，当电流通过介于第一与第二电极520、540之间且通过存储元件516时，有源区域510会较存储元件516的其余部分更快地加热。图3显示一具有四元素的相变化材料M-GaTeSb的第三存储单元600的剖面图， 此四元素的相变化材料M-GaTeSb是构成柱状存储元件616，且具有之前所描述的有源区域 610。此存储单元600包括一柱状存储元件616分别在顶表面622与底表面624与第一及第二电极620、640接触。在此范例中，此存储元件616具有大致相同的宽度617，使得第一及第二电极620、640定义出由介电层(未示)所围绕的多层柱状物。此处所使用的名词" 大致"是想要用来表示工艺偏差的容许值。在操作时，电流会通过第一和第二电极620、640 之间且通过存储元件616，此有源区域610会较存储元件616的其余部分613更快地加热。
图4显示具有四元素的相变化材料M-GaTeSb的第四存储单元700的剖面图，此四元素的相变化材料M-GaTeSb是构成多孔状存储元件716，且具有之前所描述的有源区域 710。此存储单元700包括一多孔状存储元件716由介电层(未示)所环绕且与第一和第二电极720、740分别在底表面和顶表面接触。存储元件716具有一宽度小于第一和第二电极的宽度，且在操作时，电流会通过第一和第二电极之间且通过存储元件，此有源区域会较存储元件的其余部分更快地加热。必须理解的是，本发明的存储单元结构并不局限于此处所描述的存储单元结构。在图5中，显示四个存储单元930、932、934、936，如图中所示每一个存储单元具有各自的存储元件940、942、944、946，代表阵列中的一小区段。存储单元930、932、934、936中每一个存取晶体管的源极与共同源极线954耦接， 此共同源极线终止于一例如是接地端点的源极线终端电路955。在另一实施例中，存取晶体管的源极并没有电性连接，而是可以单独的控制。此源极线终端电路955可以包含一偏压电路例如电压源或是电流源，以及译码电路以施加调整偏压至某些实施例接地端点以外的共同源极线954。多条字线包含字线956、958平行地延伸于一第一方向且与字线译码器814电性通讯。存储单元930和934中存取晶体管的栅极与字线956耦接，存储单元932和936中存取晶体管的栅极与字线958耦接。多条位线包含位线960、962平行地延伸于一第二方向且与位线译码器818电性通讯。在此例示实施例中，每一个存储元件是将对应的位线与对应的存取晶体管的漏极耦接。 替代地，存储元件可以是将对应的位线与对应的存取晶体管的源极耦接。图6是可应用本发明的集成电路810的简化方块图。此集成电路810包括使用此处所描述的四元素以镓碲锑为基M-(GaTeSb)的材料存储单元的存储器阵列812。一字线译码器814具有读取、复位及设置模式，被耦接至多条字线816，其间并形成电性连接，且沿着存储器阵列812的列方向排列。一位线(行)译码器818被耦接并电性连接至多条沿着存储器阵列812的行排列的多条位线820，以读取、设置和复位此阵列812中的相变化存储单元(未示)。地址是经由总线822提供至字线译码器814和位线译码器818。方块824中的感测电路与数据输入结构，包括读取、复位及设置模式的电压及/或电流源，是透过数据总线826耦接至位线译码器818。数据是由集成电路810上的输入/输出端或其它内部或外部的数据来源，透过数据输入线828传送至方块824的数据输入结构。集成电路810亦可包括其它电路830，如一般用途的处理器、特定用途的应用电路或是可提供此存储单元阵列812所支持的系统单芯片功能的多个模块的组合。数据是由方块824中的感测放大器， 透过数据输出线832，传送至集成电路810上的输入/输出端或其它集成电路810内或外的数据目的地。在此实施例中，此控制器834是利用偏压调整状态机构来实施控制偏压电路电压及电流源836，以施加如读取、编程、擦除、擦除验证及编程验证等模式的电压及/或电流至字线及位线。控制器834可以利用技术领域中已知的特殊目的逻辑电路来施作。于其它实施方式中，控制器834可包括一般用途的处理器以执行计算机程序来控制元件的操作，而该处理器可以施作于相同的集成电路上。于另外的实施方式中，控制器834可利用特殊目的逻辑电路与一般用途的处理器的组合来施作。方块836中的偏压电路电压及电流源可以使用具有电压划分器及电荷泵、电流源电路、脉冲形状电路、频率电路及电压和电流切换电路等业界标准电路的电压供应输入来施作。在操作中，阵列812中的每一存储单元根据对应存储元件的电阻值来储存数据。 此数据可以由，例如比较一选取存储单元的位线电流与一由感测放大器824所感测的合适的参考电流来决定。此参考电流可以被建立使得一预定的电流范围与逻辑"O"对应，而另一不同的预定电流范围与逻辑"I"对应。读取或写入阵列812中的一个存储单元可以通过施加合适的电压至字线的一个且耦接位线的一个至一电压以使得电流流入所选取的存储单元来达成。举例而言，如图5 中所示，通过所选取的存储单元(在此范例中为930及其对应的存储元件为940)的电流路径980是通过施加足以开启存储单元930的晶体管的电压至位线960、字线956、源极线 954，以诱发电流自位线960流至源极线954，或反之亦然，来建立此路径980。所施加的电压大小及持续时间系根据所执行的操作，例如是读取操作或是写入操作，来决定。在存储单元930的一复位(或擦除)操作时，字线译码器814提供字线一个合适的电压以开启存储单元的存取晶体管。位线译码器818提供位线一个合适的电压大小及持续时间以诱发电流通过存储元件，此电流足以提高有源区域的温度超过此存储元件，之相变化材料的转换温度，且高于熔化温度以将此有源区域置于一液态。此电流然后被终止，举例而言，停止施加在字线与位线的电压，导致相对短的冷却时间而使有源区域很快地冷却而稳定在大致为高电阻的非晶相，以在存储单元中建立高电阻复位状态。此复位操作也可以包含一个或多个电压脉冲施加至此位线，举例而言使用一组脉冲。在选取存储单元的一设置(或编程)操作时，字线译码器814提供字线一个合适的电压以开启存储单元的存取晶体管。位线译码器818提供位线一个合适的电压大小及持续时间以诱发电流通过存储元件，此电流足以导致有源区域的至少一部分自高电阻的非晶相转变至低电阻的结晶相，此转变降低此存储元件的电阻且将此存储单元设置为低电阻状态。在此存储单元的读取(或感测)操作时，字线译码器814提供字线一个合适的电压以开启存储单元的存取晶体管。位线译码器818提供位线一个合适的电压大小及持续时间以诱发电流通过存储元件，此电流并不会导致存储元件进行电阻态改变。因此，此存储单元的数据状态是由侦测此存储单元的电阻所对应的高电阻或低电阻状态而决定，可以举例而言，由方块824中的感测放大器比较位线电流与一合适的参考电流来决定。图7 图9显示M-GaTeSb相变化材料的电阻率与温度的关系图，其中在图7中M 是不同浓度的硅，在图8中M是不同浓度的锗，而在图9中M是不同浓度的氮。如图中所示， 在GaTeSb材料中加入第四种元素，结晶温度系显著地升高。结晶温度是由电阻率的突然降低而指示。在图7中M是不同浓度的硅，其中硅浓度是通过增加硅溅射靶上的能量而调整。对于分别是30、60、90和120瓦的能量阶级，进行硅浓度的量测。其测量值分别是硅浓度的原子百分比(at% )为10. 1,19. 8、29· 4和36. 2%0对于150和180瓦的能量阶级，硅浓度无法直接量测。测量的组成成分显示于下表中。
权利要求
1.一种相变化材料，具有一熔化温度及一结晶转换温度，及该熔化温度与该结晶转换 温度之间的一差值，包含Ma-(GaxTeySbz)B，其中x，y，z是变量，M包含选取一元素，且其中A和B是正、非零的数 目，其中变量(X，y，z)的组合满足至少(z > X和z > y)及(z≥x+y)的关系式之一。
2.根据权利要求I所述的相变化材料，其中变量(x，y，z)的组合是选自(2，1，7)、(3， 2，12)、(2,3,5), (3,1,8)和(3,2,12)之一。
3.根据权利要求I所述的相变化材料，其具有A值使得该结晶转换温度较没有M的 GaxTeySbz还高，且该熔化温度与该结晶转换温度之间的该差值较没有M的GaxTeySbz还小。
4.根据权利要求I所述的相变化材料，其中M包含硅、锗或氮。
5.根据权利要求I所述的相变化材料，其中M包含硅，且具有介于10 30%原子百分比。
6.根据权利要求I所述的相变化材料，其中M包含锗，且具有介于8 23%原子百分比。
7.根据权利要求I所述的相变化材料，其中M包含氮，且具有介于13 19%原子百分比。
8.一种存储装置，其具有一第一电极、一存储元件及一第二电极，其中该存储元件包含 一相变化材料，具有一熔化温度及一结晶转换温度，及该熔化温度与该结晶转换温度之间 的一差值，包含一成长控制结晶四元素GaxTeySbz材料MA_(GaxTeySbz)B，其中x，y，z是变量，M包含选 取一元素，且其中A和B是正、非零的数目，其中变量(x，y，z)的组合满足至少(z >x和z > y)及(z≥χ+y)的关系式之一。
9.根据权利要求8所述的存储装置，其中M包含硅、锗或氮。
10.根据权利要求8所述的存储装置，其中M包含选取自C、Si、Ge、Sn、Pb、N、P、As、Sb、 Bi、O、S、Se、Te及Po群组中的一元素，且其中A和B是正、非零的数目，具有A值使得该结 晶转换温度较没有M的GaxTeySbz还高，且该熔化温度与该结晶转换温度之间的该差值较没 有M的GaxTeySbz还小，且更进一步特征化为成长控制结晶系统。
全文摘要
本发明公开了一种四元素镓碲锑为基的相变化材料及存储装置，一种包括四元素MA(GaxTeySbz)B的相变化材料，且其中M包括IV A元素的碳、硅、锗、锡、铅，V A元素的氮、磷、砷、锑、铋或VI A元素的氧、硫、硒、碲、钋，具有A值使得该结晶转换温度较没有M的GaxTeySbz还高，且该熔化温度与该结晶转换温度之间的该差值较没有M的GaxTeySbz还小。
文档编号H01L45/00GK102610750SQ20111030534
公开日2012年7月25日 申请日期2011年9月30日 优先权日2011年1月19日
发明者庄东桦, 张博钦, 朱勇青, 金重勳, 陈逸舟, 高金福 申请人:旺宏电子股份有限公司