专利名称：提高写入速度的浮体动态随机存储器单元及其制作方法
技术领域：
本发明涉及一种浮体效应存储单元(Floating Body Cell,即FBC)的结构以及制作方法，属于半导体制备技术领域，尤其涉及一种高写入速度存储器单元及其制作方法。
背景技术：
嵌入式动态存储技术的发展已经使得大容量DRAM在目前的系统级芯片(SOC)中非常普遍。大容量嵌入式动态存储器(eDRAM)给SOC带来了诸如改善带宽和降低功耗等只能通过采用嵌入技术来实现的各种好处。传统嵌入式动态存储器(eDRAM)的每个存储单元除了晶体管之外，还需要一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，造成制造工艺困难。其制作工艺与CMOS超大规模集成电路工艺非常不兼容，限制了它在嵌入式系统芯片中的应用。浮体效应存储单元(Floating Body Cell，即FBC)是一种利用浮体效应(Floating Body Effect，即FBE)的动态随机存储器单元，其原理是利用绝缘体上硅(Silicon on Insulator,即S0I)器件中氧埋层(BOX)的隔离作用所带来的浮体效应，将被隔离的浮体 (Floating Body)作为存储节点，实现写“1”和写“0”。参考图1A 1B所示出的现有技术，其公开了 FBC的工作原理。在图IA中以NMOS为例，在栅极(G)和漏端(D)端加正偏压，器件导通，由于横向电场作用，电子在漏端附近与硅原子碰撞电离，产生电子空穴对，一部分空穴被纵向电场扫入衬底，形成衬底电流，由于有氧埋层的存在，衬底电流无法释放，使得空穴在浮体积聚，定义为第一种存储状态，可定义为写“ 1 ”，写“0”的情况如图IB所示，在栅极上施加正偏压，在漏端上施加负偏压，通过PN 结正向偏置，空穴从浮体发射出去，定义为第二种存储状态。由于衬底电荷的积聚，会改变器件的阈值电压(Vt)，可以通过电流的大小感知这两种状态造成阈值电压的差异，即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器，使得其工艺流程完全与CMOS 工艺兼容，同时可以构成密度更高的存储器。要取代传统eDRAM应用于嵌入式系统芯片中，现有的浮体动态随机存储器单元的写入速度还需要进一步提高，浮体效应存储单元在写“ 1”时，即载流子在衬底积聚的过程中，写“1”的速度是由衬底电流的大小决定的。现有技术中，为了抑制器件的短沟道效应(Short Channel Effect)，会采取环状注入(Halo Implantation)，将与源漏反型的离子注入到器件沟道之中。如图2所示，以 NMOS器件为例，图中χ方向为器件沟道方向，y方向为硅片表面的垂直方向，源漏掺杂为五族元素，例如磷元素，Halo注入会采用三族元素，例如硼元素。通常，Halo注入会采用多次注入完成，每次注入的剂量相等，注入方向与y方向所成角度也相等，注入方向在硅片表面的投影与χ方向成不同角度进行注入。例如，NMOS器件的Halo注入可以通过四次注入完成，注入方向在硅片表面的投影与χ方向所成角度分别为45度、135度、225度、315度。经过Halo注入，源漏的冶金结附近的空间电荷区分布如图2中虚线所示。Halo注入限制了冶金结的空间电荷区100向沟道内的扩散，因此抑制了器件的短沟道效应。但是，图2所示的现有技术的器件的写入速度并不高。因此，提供一种能够提高浮体效应存储单元的衬底电流，从而提高浮体效应存储单元的写入速度并提高浮体效应存储单元的性能的浮体动态随机存储器单元及其制作方法就显得尤为重要了。
发明内容
本发明的目的是在于增大浮体效应存储单元的衬底电流，从而提高浮体效应存储单元的写入速度并提高浮体效应存储单元的性能。本发明公开一种提高写入速度的浮体效应存储器单元，包括形成在底层硅上的氧埋层，所述氧埋层上方设置有若干第一 MOS管和第二 MOS管，每一个MOS管底部为衬底， 衬底的两端接触浅沟槽隔离，所述衬底靠近所述浅沟槽隔离的上端分别设置有源端和漏端，所述源端和漏端之间的衬底上具有沟道，所述沟道的上方设置有栅极，所述栅极位于所述MOS管两端浅沟槽之间正中位置，其中
所述漏端远离所述浅沟槽隔离的一侧具有第一空间电荷区域，所述源端远离所述浅沟槽隔离的一侧具有第二空间电荷区域，所述第一空间电荷区域的面积比所述第二空间电荷区域的面积大；
所述栅极与所述漏端在竖直方向上的交叠区域比所述栅极与源端在竖直方向上的交叠区域大；
所述第一空间电荷区域与沟道之间的距离比所述第二空间电荷区域与沟道之间的距离短。上述的高写入速度浮体动态随机存储器单元，其中，所述第一 MOS管为NMOS管，所述第二 MOS管为PMOS管。上述的高写入速度浮体动态随机存储器单元，其中，所述第一空间电荷区域为延伸状态，所述第二空间电荷区域为压缩状态。上述的高写入速度浮体动态随机存储器单元，其中，所述第一 MOS管中掺杂有五价元素，所述第二 MOS管中掺杂有三价元素。。根据本发明的另一个方面，还公开一种上述的高写入速度存储器单元的制作方法，先在衬底上形成若干间隔的P阱和N阱用以制作第一 MOS管和第二 MOS管，相邻的N阱和P阱之间用一浅沟槽隔离，在所述N阱上形成第一多晶硅栅，在所述P阱上形成第二多晶硅栅，接着进行轻掺杂漏注入工艺，再进行环状注入，其中，所述环状注入包括如下步骤
以与竖直方向呈第一斜角向P阱上用于形成漏端的区域注入三价元素； 以与竖直方向呈第二斜角向P阱上用于形成源端的区域注入三价元素； 以与竖直方向呈第一斜角向N阱上用于形成漏端的区域注入五价元素； 以与竖直方向呈第二斜角向N阱上用于形成源端的区域注入五价元素； 其中，所述第二斜角值大于所述第一斜角值，注入的方向为指向多晶硅栅方向。上述的制作方法，其中，所述环状注入包括如下步骤
淀积第一阻挡层覆盖第一 MOS管和第二 MOS管，再刻蚀去除覆盖在第二 MOS管上方的第一阻挡层部分，使第二 MOS管暴露；
以与竖直方向呈第一斜角向N阱上用于形成漏端的区域注入五价元素；以与竖直方向呈第二斜角向N阱上用于形成源端的区域注入五价元素； 淀积第二阻挡层覆盖剩余的第一阻挡层和暴露第二 MOS管，再刻蚀去除覆盖在第一 MOS管上方的第一阻挡层部分，使第一 MOS管暴露；
以与竖直方向呈第一斜角向P阱上用于形成漏端的区域注入三价元素； 以与竖直方向呈第二斜角向P阱上用于形成源端的区域注入三价元素。上述的制作方法，其中，所述所述第一 MOS管为NMOS管，所述第二 MOS管为PMOS 管。上述的制作方法，其中，所述环状注入还包括多次改变注入时在水平方向上的投
影方向。上述的制作方法，其中，所述多次改变注入时在水平方向上的投影方向包括与器件的沟道方向呈45度、135度、225度、315度中的任意一种。本发明通过调整各次Halo注入与y方向所成角度，使得漏端Halo注入时，注入角度与y方向夹角减小，源端Halo注入时，注入角度与y方向夹角增大，从而使得漏端的空间电荷区向沟道内延伸，源端得空间电荷区从沟道方向被压缩。
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了部分部件。图IA为现有技术的浮体效应存储单元写“ 1，，的过程； 图IB为现有技术的浮体效应存储单元写“O”的过程；
图2为现有技术中Halo注入工艺后器件截面图；以及图3示出了根据本发明的，Halo注入工艺后器件截面图。
具体实施例方式以下结合附图及具体实施方式
对本发明进行进一步详细说明。此处所描述的具体实施方式
仅用于解释本发明，并不用于限定本发明的保护范围。参考图3所示的器件截面图，其中，χ向为器件沟道方向，y向为竖直方向且垂直硅片表面。本发明制作的提高写入速度的浮体效应存储器单元，包括形成在底层硅1上的氧埋层2，所述氧埋层2上方设置有若干第一 MOS管和第二 MOS管，每一个MOS管底部为衬底3，衬底3的两端接触浅沟槽隔离STI，所述衬底3靠近所述浅沟槽隔离的上端分别设置有源端11和漏端12，所述源端和漏端之间的衬底3上具有沟道(图3中未表示)，所述沟道的上方设置有栅极10，所述栅极10位于所述MOS管两端浅沟槽之间正中位置，其中所述漏端12远离所述浅沟槽隔离的一侧具有第一空间电荷区域101，所述源端11远离所述浅沟槽隔离的一侧具有第二空间电荷区域102，所述第一空间电荷区域101的面积比所述第二空间电荷区域102的面积大；所述栅极10与所述漏端12在竖直方向上的交叠区域比所述栅极10与源端11在竖直方向上的交叠区域(图3中未标示)大；所述第一空间电荷区域 101与沟道之间的距离比所述第二空间电荷区域102与沟道之间的距离短。
如图3所示，本发明的器件使得漏端空间电荷区向沟道内延伸，漏端与栅极交叠区域增大，当载流子在横向电场加速的作用下，与晶格碰撞产生电子空穴对时，空穴会在更大范围的纵向电场作用下被扫入衬底，增加了衬底电流，从而使得浮体效应存储单元的写入速度增加。在一个具体实施例中，所述第一 MOS管为NMOS管，所述第二 MOS管为PMOS管。如图3所示，所述第一空间电荷区域101为延伸状态，所述第二空间电荷区域102 为压缩状态。进一步的，所述第一 MOS管中掺杂有五价元素砷，所述第二 MOS管中掺杂有三价元素硼。由于漏端12第一空间电荷区101向沟道内延伸，因此，漏端12与栅极10交叠区域增大，当载流子在横向电场加速的作用下，与晶格碰撞产生电子空穴对时，空穴会在更大范围的纵向电场作用下被扫入衬底，增加了衬底电流，从而使得浮体效应存储单元的写入速度增加。在一个优选例中，漏端12的第一空间电荷区101得到延伸，但源端11的第二空间电荷区102被压缩，使得器件的有效沟道长度(Effective Channel Length)基本保持不变， 器件的其他性能得以保持。本发明的高写入速度存储器单元的制作方法也可以参考图3来理解，先在衬底上形成若干间隔的P阱和N阱用以制作第一 MOS管和第二 MOS管，相邻的N阱和P阱之间用一浅沟槽隔离STI分开，在所述N阱上形成第一多晶硅栅，在所述P阱上形成第二多晶硅栅， 接着进行轻掺杂漏注入工艺，再进行环状注入，其中，先在衬底上形成若干间隔的P阱和N 阱用以制作第一 MOS管和第二 MOS管，相邻的N阱和P阱之间用一浅沟槽隔离STI分开，在所述N阱上形成第一多晶硅栅，在所述P阱上形成第二多晶硅栅，接着进行轻掺杂漏注入工艺这些均为现有技术，在此不予赘述。所述环状注入包括如下步骤
以与竖直方向呈第一斜角向P阱上用于形成漏端的区域注入三价元素； 以与竖直方向呈第二斜角向P阱上用于形成源端的区域注入三价元素；以与竖直方向呈第一斜角向N阱上用于形成漏端的区域注入五价元素；以与竖直方向呈第二斜角向N阱上用于形成源端的区域注入五价元素；其中，所述第二斜角值大于所述第一斜角值，注入的方向为指向多晶硅栅方向；这样，就将与源漏反型的离子注入到器件沟道之中。如图3所示，虚线箭头为本发明的环状注入方向，本发明在源端11处环状注入的方向与竖直方向之间的夹角比现有技术中在源端11处环状注入的方向与竖直方向之间的夹角大，而本发明在漏端12 处环状注入的方向与竖直方向之间的夹角比现有技术中在漏端12处环状注入的方向与竖直方向之间的夹角小。具体地，所述环状注入包括
淀积第一阻挡层覆盖第一 MOS管和第二 MOS管，再刻蚀去除覆盖在第二 MOS管上方的第一阻挡层部分，使第二 MOS管暴露；
以与竖直方向呈第一斜角向N阱上用于形成漏端的区域注入五价元素； 以与竖直方向呈第二斜角向N阱上用于形成源端的区域注入五价元素； 淀积第二阻挡层覆盖剩余的第一阻挡层和暴露第二 MOS管，再刻蚀去除覆盖在第一 MOS管上方的第一阻挡层部分，使第一 MOS管暴露；以与竖直方向呈第一斜角向P阱上用于形成漏端的区域注入三价元素； 以与竖直方向呈第二斜角向P阱上用于形成源端的区域注入三价元素。上述的制作方法，其中，所述所述第一 MOS管为NMOS管，所述第二 MOS管为PMOS管。具体地，所述五价元素为砷。具体地，所述三价元素为硼。在一个具体实施例中，所述环状注入还包括多次改变注入时在水平方向上的投影方向，进一步地，所述多次改变注入时在水平方向上的投影方向包括与器件的沟道方向呈 45度、135度、225度、315度中的任意一种。本领域技术人员可以结合现有技术实现环状注入的变向注入。以NMOS器件四次注入完成的Halo注入为例，漏端Halo注入有两个方向，分别为与χ方向成45度和315度的方向，这两个方向注入时，与竖直方向的夹角适当减小，因此注入到沟道中硼元素剂量减小，漏端冶金结的空间电荷区向沟道内延伸。源端Halo注入也有两个方向，分别为与χ方向成135度和225度的方向，这两个方向注入时，与竖直方向的夹角适当增大，因此注入到沟道中硼元素剂量增加，源端冶金结的空间电荷区被压缩。更为具体地，在0. 13um浮体动态随机存储器工艺中，采用NMOS器件作为浮体动态随机存储器单元。通常Halo注入角度与竖直方向成30度，本发明中，在漏端12Halo注入时，注入方向与竖直方向呈28度，在源端IlHalo注入时，注入方向与竖直方向呈32度，以提高附体动态随机存储器单元的写入速度。本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，这样的变化例并不影响本发明的实质内容，在此不予赘述。以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种提高写入速度的浮体效应存储器单元，包括形成在底层硅上的氧埋层，所述氧埋层上方设置有若干第一 MOS管和第二 MOS管，每一个MOS管底部为衬底，衬底的两端接触浅沟槽隔离，所述衬底靠近所述浅沟槽隔离的上端分别设置有源端和漏端，所述源端和漏端之间的衬底上具有沟道，所述沟道的上方设置有栅极，所述栅极位于所述MOS管两端浅沟槽之间正中位置，其特征在于所述漏端远离所述浅沟槽隔离的一侧具有第一空间电荷区域，所述源端远离所述浅沟槽隔离的一侧具有第二空间电荷区域，所述第一空间电荷区域的面积比所述第二空间电荷区域的面积大；所述栅极与所述漏端在竖直方向上的交叠区域比所述栅极与源端在竖直方向上的交叠区域大；所述第一空间电荷区域与沟道之间的距离比所述第二空间电荷区域与沟道之间的距离短。
2.根据权利要求1所述的高写入速度浮体动态随机存储器单元，其特征在于，所述第一 MOS管为NMOS管，所述第二 MOS管为PMOS管。
3.根据权利要求2所述的高写入速度浮体动态随机存储器单元，其特征在于，所述第一空间电荷区域为延伸状态，所述第二空间电荷区域为压缩状态。
4.根据权利要求1所述的高写入速度浮体动态随机存储器单元，其特征在于，所述第一 MOS管中掺杂有五价元素，所述第二 MOS管中掺杂有三价元素。
5.一种权利要求1所述的高写入速度存储器单元的制作方法，先在衬底上形成若干间隔的P阱和N阱用以制作第一 MOS管和第二 MOS管，相邻的N阱和P阱之间用一浅沟槽隔离，在所述N阱上形成第一多晶硅栅，在所述P阱上形成第二多晶硅栅，接着进行轻掺杂漏注入工艺，再进行环状注入，其特征在于，所述环状注入包括如下步骤以与竖直方向呈第一斜角向P阱上用于形成漏端的区域注入三价元素； 以与竖直方向呈第二斜角向P阱上用于形成源端的区域注入三价元素； 以与竖直方向呈第一斜角向N阱上用于形成漏端的区域注入五价元素； 以与竖直方向呈第二斜角向N阱上用于形成源端的区域注入五价元素； 其中，所述第二斜角值大于所述第一斜角值，注入的方向为指向多晶硅栅方向。
6.根据权利要求5所述的制作方法，其特征在于，所述环状注入包括如下步骤淀积第一阻挡层覆盖第一 MOS管和第二 MOS管，再刻蚀去除覆盖在第二 MOS管上方的第一阻挡层部分，使第二 MOS管暴露；以与竖直方向呈第一斜角向N阱上用于形成漏端的区域注入五价元素； 以与竖直方向呈第二斜角向N阱上用于形成源端的区域注入五价元素； 淀积第二阻挡层覆盖剩余的第一阻挡层和暴露第二 MOS管，再刻蚀去除覆盖在第一 MOS管上方的第一阻挡层部分，使第一 MOS管暴露；以与竖直方向呈第一斜角向P阱上用于形成漏端的区域注入三价元素； 以与竖直方向呈第二斜角向P阱上用于形成源端的区域注入三价元素。
7.根据权利要求5或6所述的制作方法，其特征在于，所述所述第一MOS管为WOS管， 所述第二 MOS管为PMOS管。
8.根据权利要求5或6所述的制作方法，其特征在于，所述环状注入还包括多次改变注入时在水平方向上的投影方向。
9.根据权利要求8所述的制作方法，其特征在于，所述多次改变注入时在水平方向上的投影方向包括与器件的沟道方向呈45度、135度、225度、315度中的任意一种。
全文摘要
一种提高写入速度的浮体效应存储器单元的制作方法，在衬底上形成若干间隔的P阱和N阱用以制作第一MOS管和第二MOS管，相邻的N阱和P阱之间用一浅沟槽隔离，在所述N阱上形成第一多晶硅栅，在所述P阱上形成第二多晶硅栅，接着进行轻掺杂漏注入工艺，再进行环状注入，其中，所述环状注入包括如下步骤以与竖直方向呈第一斜角向P阱上用于形成漏端的区域注入三价元素；以与竖直方向呈第二斜角向P阱上用于形成源端的区域注入三价元素；以与竖直方向呈第一斜角向N阱上用于形成漏端的区域注入五价元素；以与竖直方向呈第二斜角向N阱上用于形成源端的区域注入五价元素；其中，所述第二斜角值大于所述第一斜角值，注入的方向为指向多晶硅栅方向。
文档编号H01L21/265GK102446927SQ20111031434
公开日2012年5月9日 申请日期2011年10月17日 优先权日2011年10月17日
发明者俞柳江 申请人:上海华力微电子有限公司