用于低应力芯片封装件的向心布局的制作方法

专利名称：用于低应力芯片封装件的向心布局的制作方法
技术领域：
本公开大体上涉及集成电路，更具体地，涉及一种半导体芯片中的互连结构。
背景技术：
集成电路通常形成在诸如半导体晶片的衬底上。隆起焊盘(轨迹上凸焊点) (bonding bumps (bump-on-trace))是集成电路中互连结构的部分。凸焊点提供了一个到集成电路器件的接口，通过该接口可进行到该器件的电连接。可以使用传统技术利用热压焊或热超声焊引线接合以及本领域公知的其它技术来提供从封装端子到集成电路的连接。诸如倒装芯片的芯片互连技术(也称为可控坍塌芯片连接或其缩写C4)利用已经被沉积在芯片输出接触点上的焊料凸焊点将半导体器件与外部电路互连。焊料凸焊点在最后的晶片处理过程中被沉积在晶片顶部上的芯片焊盘上。为了将芯片安装至外部电路(例如电路板或另一芯片或晶片)，该芯片被倒装使其顶部面向下，并且其接触焊盘被外部电路上的匹配焊盘覆盖，之后焊料在倒装芯片和支撑外部电路的衬底之间流动以形成互连。这与其中芯片被向上安装并且用引线来将芯片焊盘与外部电路互连的引线接合相反。由于芯片位于电路板上的正确位置，最终形成的倒装芯片封装比传统的基于载体的系统(carrier based system)要小得多。当互连引线更短时，电感和电阻热也显著减少。因此，倒装芯片允许更高速度的设备。高密度倒装芯片互连的最新趋势引起了用于CPU和GPU封装的圆形或类似圆形的铜柱焊料凸焊点的使用。由于铜柱焊料凸焊点提供了与结合引线节距无关的固定隔离，因此铜柱焊料凸焊点是对传统焊料凸焊点的有利替代。这是至关重要的，由于利用类似粘性聚合物的粘合剂混合物底部填充大多数高密度电路，并且更小的隔离会使得难以得到在模具下流动的底部填充粘合剂。然而，传统的圆形铜柱焊料凸焊点具有多种不利因素。一个不利因素是在互连结构中加入了圆形铜柱焊料凸焊点的尺寸，这限制了用于互连的金属轨迹线的节距尺寸。因此，现有的圆形焊料凸焊点最终会变成IC产业中连续设备缩小的瓶颈。另一个不利因素是在封装电路以及底部层处的机械压力。该压力产生于不匹配的芯片热膨胀和封装结构。该压力在具有很低的K(ELK)介电层(当K低于3时)的电路中是尤为重要的。这种封装变得越来越脆弱，导致层分裂。此外，焊料凸焊点-焊盘接口处的大电流密度也会导致电子漂移和电压力。电子漂移产生的损坏类型的实例包括焊接接缝处的微裂纹和结合层中的剥落。因此，期望一种允许高密度节距的低压力互连电路。

发明内容
本公开描述了本发明的多个不同的实施例。一个实施例为一器件包括第一衬底上的芯片；形成在芯片上的导电结构，该导电结构包括导电柱和形成在所述柱之上的焊料凸焊点，其中导电结构在与第一衬底平行的平面中具有拉长的截面；形成在面向芯片的第
4二衬底上的金属轨迹；形成在第二衬底之上的阻焊剂层，该阻焊剂层在金属轨迹之上具有开口 ；以及芯片上的导电结构和阻焊剂层的开口中的金属线形成轨迹上凸焊点互连，其中导电结构的拉长的截面的长轴与轨迹同轴，并且轨迹被排列为指向芯片的中心部分。其中，第一导电结构位于芯片的外围部分中。其中，芯片的外围部分包括芯片角和芯片直边缘，其中，芯片角中的轨迹上凸焊点被排列为沿芯片的对角线，而沿芯片直边缘的轨迹上凸焊点被排列为与芯片直边缘垂直。该器件还包括第二导电结构，其在与第一衬底平行的平面中具有圆形截面。其中，具有圆形截面的第二导电结构位于芯片的中心部分中。其中，轨迹具有从下列构成的组中选择的形状直线、曲线和弯曲线。其中，轨迹包括从下列构成的组中选择的材料铜、铜/镍合金、铜-IT (浸锡)、以及铜-ENEPIG(无电镀镍无电镀钯浸金)、铜-OSP (有机保焊剂)、铝、铝/硅/铜合金、钛、 氮化钛、钨、多晶硅、金属硅化物、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅及其组合。另一个实施例为一器件，包括第一衬底上的芯片，该芯片具有中心区、角区以及外围边缘区； 具有拉长的截面的第一导电结构阵列，形成在芯片的角区中，每个第一导电结构包括导电柱和形成在所述柱上的焊料凸焊点；具有拉长的截面的第二导电结构阵列，形成在芯片的外围边缘区中，每个第二导电结构包括导电柱和形成在所述柱之上的焊料凸焊点；面向第一衬底的第二衬底上的金属轨迹阵列；以及每个第一和第二导电结构分别与金属线形成轨迹上同轴凸焊点互连，其中，芯片的角区中的第一导电结构的拉长的截面的长轴指向芯片的中心区，而芯片的外围边缘区中的第二导电结构的拉长的截面的长轴与芯片的边缘垂直排列。该器件还包括第三导电结构的阵列，位于芯片的中心区中，第三导电结构在与第一衬底平行的平面中具有圆形截面。其中，芯片的角区中的第一导电结构在士 15度之内指向芯片的中心。其中，芯片的外围边缘区中的第二导电结构与芯片边缘在士 15度之内垂直排列。其中，第一导电结构的阵列和第二导电结构的阵列具有预定的布局。其中，第一导电结构的阵列和第二导电结构的阵列包括子阵列。
其中，子阵列具有彼此不同的预定布局。其中，轨迹具有从下列构成的组中选择的形状直线、曲线和弯曲线。其中，轨迹上凸焊点互连结构是交替交错结构。本公开还提供了一种用于制造芯片封装阵列的方法。在一个实施例中，制造低压力芯片封装阵列的方法包括a)在第一衬底上提供芯片；b)将芯片分为中心区、角区和外围边缘区；c)在芯片的角区中生成多个第一导电柱，所述柱在与第一衬底平行的平面中具有拉长的截面；d)在芯片的外围边缘区中生成多个第二导电柱，所述柱在与第一衬底平行的平面中具有拉长的截面；e)在每个第一和第二导电长柱之上形成焊料凸焊点；f)在第二衬底上形成多条轨迹线；g)在第二衬底之上涂覆阻焊剂层；h)在阻焊剂层中在轨迹上之上形成多个开口 ；i)倒装第二衬底以面向第一衬底；以及j)将第一和第二导电长柱通过焊料凸焊点连接至轨迹线，其中，第一和第二导电柱的拉长的截面的长轴与对应的轨迹线同轴， 以及其中，芯片的角区中的第一导电长柱沿芯片的对角线排列，而芯片的外围边缘区中的第二导电长柱与芯片的边缘垂直排列。
其中，阻焊剂的大部分在芯片的角区和外围区中被开口。其中，阻焊剂的大部分在芯片的角区、外围区和中心区中被开口。其中，阻焊剂的大部分在角区和外围区中被开口，而阻焊剂的一小部分在芯片的中心区中被开口。


从附图和下面的详细描述可以更好地理解本公开的方面。需要强调的是，根据工业中的标准实施，多种特征并没有成比例绘制。事实上，为了描述的清楚，多种特征的尺寸会随意增加或减小。图1A-1B示出了传统的轨迹上圆形铜柱凸焊点互连的俯视图和截面图；图2示出了轨迹上长凸焊点结构的实施例的俯视图和传统的轨迹上圆形凸焊点结构的俯视图；图3示出了图2中所示的轨迹上长凸焊点结构和传统的轨迹上圆形凸焊点结构的实施例的对应截面图，该截面图为从垂直于轨迹的平面所见的视图；图4示出了根据本公开多个方面的三个示例性轨迹上长凸焊点结构的俯视图；图5示出了根据图2中实施例的轨迹上长凸焊点结构的阵列的俯视图，以及如图 1中所示的传统的轨迹上圆形凸焊点结构的俯视图；图6A-6B示出了根据图3描述的实施例的轨迹上长凸焊点结构的截面图，以及传统的轨迹上圆形凸焊点结构的截面图，该截面图是从沿着轨迹的平面所见的视图；图7A示出了符合本公开可替换实施例的一些轨迹上长凸焊点结构的形状，图7B 示出了轨迹上圆形或类似圆形的凸焊点结构的形状；图8示出了用于连接至轨迹上长凸焊点结构的多个轨迹；图9示出了长凸焊点和轨迹线的相对位置和大小；图10示出了长凸焊点和轨迹线的相对位置；图11示出了符合一个实施例的轨迹上凸焊点互连的向心布局图1100 ；图12示出了芯片角部和外围区域中长互连的示意图；图13示出了根据本公开一些实施例的芯片角部处的向心互连布局；图14A示出了倒装封装上的机械压力的典型方向；图14B示出了向心长互连上的
压力矢量；图14C示出了符合本公开另一实施例的芯片不同区域中的向心互连布局；图15示出了使阻焊开口的多种选择；图16示出了根据本公开多个方面用于制造向心布局结构的方法的流程图。
具体实施例方式可以理解，下列公开提供了多种不同的实施例或实例，用于实现各实施例的不同特征。下面描述了组件和配置的具体实例来简化本公开。当然，这里仅给出若干实施例且并不旨在限制。此外，本公开在多个实施例中重复使用参考标号和/或字母。该重复是为了简化和清楚的目的而其本身并没有指出所讨论的多个实施例和/或配置之间的关系。此夕卜，下列描述中第一个特征形成在第二个特征上/之上可以包括第一个特征和第二个特征直接接触形成的实施例，也可以包括额外的特征介于第一个特征和第二个特征之间形成， 使得第一个特征和第二个特征不直接接触的实施例。此外，诸如上部/下部、顶部/底部和垂直/水平的描述性术语用于简化描述而并不提供绝对方位的任何限制。例如，上部层和下部层可指相对于衬底或形成在衬底上的集成电路的各种关系，而不是绝对方位。现在参考图IA和图1B，其示出了可形成在集成电路上的传统轨迹上圆形铜柱凸焊点结构100的俯视图和截面图，其中该集成电路与衬底上的金属线轨迹互连。在俯视图中，圆形铜柱凸焊点110形成在金属轨迹120之上，并且与相邻轨迹130相邻。绘制附加的圆环区域115以包括随设计修改而改变的可能的凸焊点尺寸，其可导致铜凸焊点和相邻轨迹130之间的空间116减小。图IB示出了沿着与轨迹垂直的平面的对应结构的截面图。集成电路通常包括图案化以形成电路的导电层、绝缘层和半导体层。该电路可包括包含开口 151的互连结构或者其部分150(例如，多层互连(MLI)或多个导电轨迹以及具有用于电接触的开口的层间介电)，铜层首先沉积在该开口，接着是焊料接口层。向铜和焊料接口层施加例如光刻和蚀刻的图案化处理以限定互连铜柱结构111。铜柱111在其一端电连接至互连电路150的开口 151，并且在其另一端通过接口层112附着至焊料凸焊点105。之后包含电路150的芯片被倒装以面向包括衬底101和轨迹121和131的互连板。之后具有柱111 的上部电路150设置为与互连衬底上的轨迹121重叠，以允许接触轨迹121的焊料凸焊点 105形成轨迹上凸焊点连接。在一些方法中，固化粘合剂被分配到凸焊点之间的间隙中，并且允许在匹配过程中被固化以在回流处理期间限定融化的焊料。凸焊点111和相邻的轨迹 131之间的间隙116提供短路保护。因此，适当的间隙提供了完全的固化处理。然而，凸焊点被放置在等于互连衬底的最小轨迹节距的精细节距处。因此该过程对封装过程提出了挑战，这是由于焊接和结合节距会非常小。另外，安全间隙空间容易被附加的凸焊点大小变化 115影响。图2示出了轨迹上同轴长凸焊点结构(例如长凸焊点和金属轨迹连接)210的一个实施例的俯视图，以及作为参考的传统轨迹上圆形铜凸焊点250的俯视图。在上部器件中，轨迹上同轴长凸焊点结构是轨迹线212顶部上的长结构211，其紧邻与轨迹212分离一个空间218的相邻轨迹215。下部器件示出了形成与相邻轨迹255形成空间258的轨迹252 上的圆形铜柱251。相比较，在相同的焊接和结合节距处，比起轨迹上圆形凸焊点形成的间隙258，更大的空间218更能保护轨迹上同轴长凸焊点。图3示出了与图2中实施例对应的轨迹上同轴长凸焊点结构310的截面图和与图 IB中的结构100相似的作为参考的相似传统圆形铜柱结构350的截面图。该截面图垂直于轨迹的长。轨迹上同轴长铜柱凸焊点结构可以形成在与衬底上的金属线轨迹互连的集成电路上。该集成电路通常包括图案化的导电层、绝缘层和半导体层。该电路可包括包含开口 306的互连结构或其部分305，铜层首先沉积在该开口，接着是焊料接口层。向铜和焊料接口层应用例如光刻和蚀刻的图案化处理以限定互连长铜柱结构。长铜柱311在其一端电连接至互连电路305的开口 306，并且在其另一端通过接口层312附着至焊料球315。焊料球 315在长柱的末端表面处伸长为长形状。之后包含电路305的芯片被倒装以面向包括衬底 301、轨迹321和331的互连板。之后具有由311、312和315形成的结构的上部电路305被设置为与互连衬底上的轨迹121重叠，以允许长焊料凸焊点315和轨迹321形成轨迹上长凸焊点连接。长铜柱结构311与相邻轨迹331分离一个空间316。
下部截面图示出了具有圆形铜柱111的传统结构350。111在其一端连接至集成电路或其一部分150中的开口 151，且其另一端连接至其焊料接口层112和焊料凸焊点105。 设置在轨迹121上的传统柱堆与相邻轨迹131形成空间356。作为比较，轨迹上同轴长凸焊点结构具有比由轨迹上圆形凸焊点在同一焊接和结合节距处形成的间隙356更大的空间 316。轨迹上长凸焊点结构可包括铜柱；然而，柱材料不应仅限于铜。适合该柱的其它材料的实例包括铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅(诸如硅化镍、硅化钴、 硅化钨、硅化钽、硅化钛、硅化钼、硅化铒、硅化钯或其组合)、铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅及其组合。焊料凸焊点可包含引线，或者可以是无铅的。焊料材料的实例包括锡、铜、银、铋、铟、锌、锑、Sn-Ag-Cu, Ag-Cu-Zn和Sn-Ag-Cu-Mn，以及其它金属轨迹的合
^^ ο适合于轨迹线的材料的实例包括金属、金属合金、金属硅、铝或铝合金、铜、铜/镍合金、铜-IT (浸锡)、以及铜-ENEPIG (无电镀镍无电镀钯浸金)、铜-OSP (有机保焊剂)、和
/或其组合。适合于互连衬底的材料的实例包括诸如氧化硅的非导电支撑层、具有低介电常数 (诸如小于约2. 5的介电常数(k)(例如超低k(ELK)))的材料、氮化硅、氮氧化硅、聚酰亚胺、旋转涂布玻璃(SOG)、掺杂氟化物的硅酸盐玻璃(FSG)、无掺杂的silica玻璃(USG)、掺杂碳的氧化硅(SiOC)、Black Diamond (加利福尼亚圣克拉拉的已应用材料)、干凝胶、 气凝胶体、氟化非晶碳、聚对二甲苯基、BCB(bis-乙烯基)、SiLK(陶氏化学，中部地区，密歇根州)、聚酰亚胺、和/或其它合适的材料。现在参照图4，其示出了符合轨迹上长凸焊点结构的实施例的三个示例性结构的俯视图。结构410包括形成在轨迹411上的凸焊点415，该凸焊点形成为具有两个凸起弯曲侧边的长方形形状。该长方形的长轴沿同轴方向，即与轨迹411的轴平行或接近平行。结构440包括形成在轨迹441之上的椭圆形凸焊点445。该椭圆的长轴也与轨迹441同轴。 类似地，结构480包括形成在轨迹481之上的长型凸焊点485。该凸焊点485的长轴也与轨迹481同轴。长凸焊点的长轴与轨迹线方向对齐，以最大化凸焊点的侧边到最近的相邻轨迹的空间。上述描述的该实施例特征允许更密集的图案化的焊接和结合节距，因此使金属空间设计规则更紧密。现在参照图5，其示出了根据图2中的实施例的轨迹上长凸焊点结构阵列以及图1 中的传统轨迹上圆形凸焊点阵列的俯视图。在顶部阵列510中，一行长凸焊点511、515、520 和525各自分别形成在交替的轨迹512、516、522和5 之上。为了增加封装密度，轨迹上凸焊点接缝以行交错，因此图5中仅示出每隔一个轨迹上的凸焊点。因此凸焊点511到轨迹514之间的通常空间是Ml。在图5的底部阵列550中，圆形凸焊点551、555、560和565分别形成在交替的轨迹552、556、562和566之上，在凸焊点551和轨迹5M之间具有通常的相邻轨迹上凸焊点空间581。如图5中所示，比起在相同焊接和结合工艺设计规则下的底部阵列550，在顶部阵列510的相同面积中能封装入更多的轨迹线。在上述实施例中，轨迹上同轴长凸焊点结构(511、515、520和525)的阵列可包括铜柱；然而，柱材料不应仅限于铜。适合于柱的其它材料的实例包括铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅(诸如硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化钼、硅化铒、硅化钯或其组合)、铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅及其组合。焊料凸焊点可包含引线，或者可以是无铅的。焊料材料的实例包括锡、铜、银、铋、铟、锌、锑、Sn-Ag-Cu, Ag-Cu-Zn和Sn-Ag-Cu-Mn，以及其它金属轨迹的合金。适合于轨迹线的材料的实例包括金属、金属合金、金属硅、铝或铝合金、铜、铜/镍合金、铜-IT (浸锡)、以及铜-ENEPIG (无电镀镍无电镀钯浸金)、铜-OSP (有机保焊剂)、和
/或其组合。轨迹上长同轴凸焊点的另一个优点是比起没有增加凸焊点宽度的传统圆形或类似圆形凸焊点来，其轨迹上更大的平台面积(landing area) 0更大的平台面积提供了与轨迹更大的接触表面，因此提供了通过接口的更低的电流密度。根据布莱克等式，由于电子漂移(在由电磁场引起的固相中分子重新排列(移动)的现象)，半导体电路的首次故障前平均时间(MTTF)与接触面积呈正比。MTTF = ,1 ".厂"e(各)(布莱特等式)A为常数；j为电流密度；η为模型参数，大约等于2 ；Q为以eV(电子伏)为单位的活化能；k为玻耳兹曼常数；T为以T为单位的绝对温度；w为金属线的宽度。布莱特等式是一个经验模型，其描述了取决于温度、电流密度感应的电压力、以及有关的具体技术和材料的失败率。通过使模型适应于实验数据而找出A、N和Q的值。在铜或铝互连中发生电子漂移处的典型电流密度为106至107A/cm2。然而，电子漂移发生在非常低的电流密度处。对于通常的焊料接缝，诸如现今IC芯片中使用的Sr^b或无铅SnAgCu， 电子漂移可发生在104A/cm2这样低的电流密度处。电子漂移引起了沿电子流动方向的净原子传输。这些原子聚集在阳极处，并且在阴极处产生空穴，因此在焊料接口处引起电压力。由于高电流密度产生的电流群集效应，空穴延伸至微裂纹并使电路失效。在最近IC产业从焊盘上凸焊点转移到直接的轨迹上凸焊点以增加互连密度的情况下，由于轨迹上凸焊点比起焊盘上凸焊点结构来减小了一半的轨迹上结合面积，因此电子漂移损害变得更为严重。为了补偿减小的接触面积，传统的轨迹上圆形凸焊点将凸焊点直径增加了一倍。然而，伸出的凸焊点占据了与最近相邻轨迹的安全距离，并且减小了用于互连电路的处理窗。根据这些实施例的轨迹上长凸焊点提供了比传统轨迹上圆形凸焊点总体上更大的轨迹接触接口。增加轨迹上长凸焊点的长度成比例地增大了与轨迹的重叠面积；同时，凸焊点的宽度几乎保持不变。因此，轨迹上长凸焊点在减小电子漂移损害方面具有显著优点。图6A和图6B比较了图2中的轨迹上长凸焊点结构和图1中的传统轨迹上圆形凸焊点结构的俯视图和沿轨迹方向切割的截面图。在图6A中，在左边以俯视图并且在右边以截面图示出了同轴长结构610。在俯视图中，长凸焊点611重叠在轨迹612上。在对应的截面图中，轨迹上长铜柱凸焊点结构可形成在与衬底上的金属线轨迹互连的集成电路上。该
9电路可包括具有开口 616的互连结构或其部分615，铜柱618的顶端电连接至该开口。焊料接口层621和斜坡焊料凸焊点622形成在铜柱618的底端上。在凸焊点622的两侧示出的侧斜坡由与轨迹表面匹配的焊料球形成。包括衬底拟4和导电轨迹623的互连板位于与 “倒装”芯片电路615重叠处，以允许焊料凸焊点622和轨迹623形成轨迹上凸焊点连接。 通过互连表面的电流由虚箭头线625表示。在图6B中，传统轨迹上凸焊点结构640的俯视图示出了重叠在轨迹642上的圆形凸焊点641。结构640的对应截面图包括圆形铜柱648， 该圆形铜柱在其一端连接至集成电路或其部分645中的开口 646，且在其另一端连接至其焊料接口层651和焊料凸焊点652。包括衬底6M和金属轨迹653的互连板位于与“倒装” 芯片电路645重叠处，以允许焊料凸焊点652和轨迹653形成轨迹上凸焊点连接。通过互连表面的电流由虚箭头线655表示。如这里所示的，圆形凸焊点的电流密度大于长凸焊点的电流密度。轨迹上同轴长凸焊点结构可包括铜柱；然而，柱材料不应仅限于铜。适合于柱的其它材料的实例包括铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅(诸如硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化钼、硅化铒、硅化钯或其组合)、铜、铜合金、钛、氮化钛、钽、 氮化钽、钨、多晶硅及其组合。焊料凸焊点可包含引线，或者可以是无铅的。焊料材料的实例包括锡、铜、银、铋、铟、锌、锑、Sn-Ag-Cu, Ag-Cu-Zn和Sn-Ag-Cu-Mn，以及其它金属轨迹的
α全
口巫ο图7A示出了符合本公开的可选实施例的多个凸焊点形状；这些形状包括具有弯曲侧边的长方形701、椭圆702、以及胶囊703。相比较，图7B示出了传统圆形凸焊点711和 8边形凸焊点712。图8示出了用于连接至轨迹上长凸焊点结构的多个轨迹。这些轨迹可具有如801 所示的直边、可具有像圆802、正方形803、椭圆804、菱形805或多边形806 —样突出的曲边。图9示出了根据一些实施例长凸焊点和轨迹线的相对位置和大小。长凸焊点的短边可以宽于(如901)、等于(如902)、或窄于(如903)轨迹宽度。图10示出了长凸焊点和轨迹的相对位置。该长凸焊点可以位于轨迹中心突出处 (如1010)、仅在一侧与轨迹的一部分重叠(如1020)、或者在轨迹的中部(如1030)。现在参照图11，其示出了符合一个实施例的轨迹上凸焊点互连的向心布局图 1100。该布局包括球栅阵列(BGA)安装板1110和以其互连电路向下的方式安装在板1110 上的芯片1120。在芯片1120上示出的互连图是向下表面上的布局图，而不是上部表面视图。该图示出了芯片不同位置处该互连结构的不同特征。在中心位置，互连的特征是圆形柱1160，而在芯片的外围，互连被图案化为轨迹上的同轴长型柱。然而，对于外围互连存在两种类型的柱方向。沿着四条直边，互连1130被定位为围绕芯片边缘，并且在接近芯片的四个角处，互连1140被定位为对角朝向芯片中心1150。图12示出了根据所公开实施例在芯片1200的中心和外围区域中长互连的示意图 1200。在芯片1200的角处长互连1210、1220、1230和1240指向芯片中心，与相邻边缘线成约45度角。沿着芯片边缘的长互连1250、1沈0、1270和1280被设置为分别与边缘垂直。包括角的芯片外围通常需要最小节距，这是因为它们常常比位于中心区域1160 处的电源和地端子承载更高密度的互连。如上面所解释的，同轴长柱阵列提供了比传统圆柱阵列更紧的节距和更宽的结合处理窗。因此，轨迹上同轴长凸焊点是芯片封装外部边缘所选择的互连。在该实施例中，轨迹上同轴长凸焊点结构(1230、1M0)的阵列可包括铜柱，然而， 柱材料不应仅限于铜。适合于柱的其它材料的实例包括铝、铝/硅/铜合金、钛、氮化钛、 钨、多晶硅、金属硅(诸如硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化钼、硅化铒、硅化钯或其组合)、铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅及其组合。焊料凸焊点可包含引线，或者可以是无铅的。焊料材料的实例包括锡、铜、银、铋、铟、锌、锑、Sn-Ag-Cu、Ag-Cu-Zn 和Sn-Ag-Cu-Mn，以及其它金属轨迹的合金。适合于轨迹线的材料的实例包括金属、金属合金、金属硅、铝或铝合金、铜和铜合金、和/或其组合。图13示出了根据本公开的一些实施例的互连结构的向心布局的角部。将芯片 1301的四分之一扩展开并作为图1300示出。在图1300中存在三个区域受阻焊1311保护的中心区1310、没有阻焊的外围互连区1320、以及被阻焊覆盖的芯片边缘1330。在中心区1310中，阻焊向电路孔1312开口以匹配圆柱1314，用以暴露轨迹线1313。在芯片的外围区域1320中，外围区域1320中的轨迹线1321、1323和1325是没有阻焊的明线。长型柱 1322、13 和13 在互连电路上被图案化，分别与轨迹线1321、1323和1325同轴匹配。在互连之后，沿着外围直边缘的1321和1322与该边缘垂直排列，在角处的1323和13 对角排列指向芯片中心，并且接近角的1325和13 也在导路轨迹线的帮助下指向芯片中心。图14A示出了倒装芯片封装上的切应力分布矢量。压力矢量1401、1402、1403和
1404沿着对角方向拉芯片1401的四个角。切应力在芯片的四个角处是最大的，这是因为
衬底不匹配的热收缩和膨胀。由于至少两个原因向心同轴长互连减小了互连接口上的切应
力。第一，与切应力方向平行排列的金属轨迹线提供了对接口层更好的支撑。第二，每个轨
迹上长凸焊点接触接口具有更大的接口区域，因此具有更低的层压力，这是因为如下面的
公式所示，平均接口层切应力与接口面积呈反比 Fτ :=—
A其中τ =切应力F =所施加的力A =截面面积图14Β示出了向心长互连上的示例性切应力矢量。在图1430中，与具有相同轨迹线宽度1437的传统圆柱1436相比，与轨迹1431同轴排列的长柱1432具有更大的接触面积(与长1433成比例)，因此在接口层处剥落的风险显著降低。图14C示出了符合本公开的另一实施例的芯片不同区域中的向心互连布局。芯片 1450在中心区域和外围区域中均包含多个具有不同接触密度的互连图案。例如，位于中心区域1460和1463的电源和地端子具有比位于芯片内部的区域1462中的端子更低的节距。 如上面讨论的和图14Α所示的，这是由于大节距会增加芯片上的拉力和封装压力。上面已经解释过，轨迹上同轴长凸焊点互连阵列比传统圆柱阵列具有更紧的节距和更宽的结合处理窗。因此，相应地设计轨迹上同轴长凸焊点互连的阵列以减小表面压力。例如，斜角1451和1453处的长互连具有相似的图案，这是因为这些角与相似设置的电源和地端子相邻。当芯片上的相邻图案不同时，角1452和1妨4处的长互连形成不同的布局以在对应的角处提供其特定的压力负载。在外围边缘区域中，阵列可被分为具有不同特征的子阵列。外围布局可包括轨迹上长凸焊点互连阵列的多个行。例如，阵列1471和1474包括具有不同尺寸和不同节距的结构；并且阵列1472、1473和1475在阵列宽度、长度、节距和图案方面变化。图15示出了在互连衬底上进行轨迹线图案化处理期间关于阻焊开口的多个选择。阻焊在轨迹线上的开口处，来自集成电路侧的柱顶部上的匹配焊料可与轨迹线形成电接触。但是如果需要，轨迹阻焊仍可在没有匹配的焊料处开口。在焊接过程之后粘合剂底部填充处理将填充并密封由柱外围的阻焊开口留下的缝隙。第一图1510表示轨迹线上焊料开口的第一种选择的俯视图，其中阻焊在其中需要最小焊接和结合节距的外围区域1511中基本上向上开口。为了处理方便，阻焊也在其中没有铜柱焊接在外围的轨迹表面上开口。然而，在电源和地端子不需要最小焊接和结合节距的中心区域1513中，阻焊仅对于铜柱焊接孔1512开口。中间的图1520表示轨迹线上焊料开口的第二种选择的俯视图，其中阻焊在外围区域1521和中心区域1522中基本上向上开口，而不管焊接和结合节距是否最小，或者铜柱是否焊接在阻焊区域1522中。底部的图表示第三种选择，其中阻焊在其中焊接和结合节距最小的外围区域1531 中基本上向上开口。然而在其中电源和地端子不要求最小焊接节距的中心区域1533中，阻焊仅在一个或多个掩膜区域1534和1535中选择性地开口，而不管铜柱是否焊接在那些区域中。现在参照图16，其示出了根据本公开一个实施例用于形成轨迹上长凸焊点的方法 1600的流程图。方法1600可用于制造诸如本文描述的结构210、310、410、440、480、510、 610、910、920、930、1010、1020、1030、1130、1140、1210-1280、1322、1324、1326、以及 1432 的上述图中所阐述的结构。可以理解，对于本方法的附加实施例，在方法1600的之前、期间以及之后，可以提供附加的步骤，以及可以替换或不使用下面描述的一些步骤。方法1600以步骤1610开始，其中可以在第一衬底上形成或部分地形成集成电路或其部分。该衬底可以是诸如硅晶片的半导体晶片。可替换地，该衬底可以包括诸如绝缘硅(SOI)、锗的其它基本半导体材料、诸如碳化硅、砷化镓、砷化铟、以及磷化铟的组合物半导体，以及诸如硅锗、碳化硅锗、磷化镓砷、磷化镓铟的合金半导体材料，和/或已知的其它衬底组合。使用(例如)形成在衬底上的导电层、半导体层和绝缘层来形成集成电路。在步骤1615中，在集成电路的表面形成用于制造结合层的接触结构。在步骤1620中，在集成电路表面上沉积光刻胶层，在步骤1625中将光刻胶图案化为期望的长型通孔。用柱材料插入该通孔以制造集成电路的器件到封装端子的电接触。在步骤1630中沉积多个电镀层。一个电镀层在柱通孔中形成柱插头。另一个电镀层可以是顶部焊料层以及焊料和柱层之间的接口层。之后在步骤1635中移除光刻胶并形成期望的长柱。互连结构的导电柱可包括诸如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅、铜、铜合金、钛、氮化钛、钽、氮化钽、 钨、多晶硅、金属硅(诸如硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化钼、硅化铒、硅化钯或其组合)、和/或其它合适的材料的材料。该互连柱结构可由包括物理气相沉积(或溅射)、化学气相沉积(CVD)、电镀、和/或其它合适的处理的处理来形成。用于形成互连柱结构的其它制造技术可包括光刻处理并进行蚀刻以为垂直柱图案化导电层，并且随后可进行回蚀或化学机械抛光(CMP)处理。在下一个步骤1640中，向焊料层应用热回流并且在柱顶上形成接触焊料凸焊点。 在接下来的步骤1645中，倒装包含集成电路的芯片以使焊料凸焊点面向轨迹线。在一个并行顺序中，方法1600包括在分离的第二衬底上形成导电层的步骤1660， 之后是图案化导电层以形成导电轨迹的步骤1665。可以使用诸如包括形成光刻胶层的光刻处理、热处理、曝光处理、开发处理、湿或干蚀刻处理、和/或其它合适的处理的技术执行导电层。方法1600继续到其中沉积和图案化阻焊剂层以形成互连开口的步骤1670。阻焊剂层保护在暴露轨迹线以匹配焊料柱的限定开口的外部不期望的互连短路。之后，方法1600继续到1680，其中来自步骤1645的倒装芯片与第二衬底对准并且顶部具有焊料的柱将与导电轨迹重叠以形成互连。例如热风回流或超声波热焊的多个处理可应用至液化焊料以形成互连。步骤1290通过利用诸如聚合材料的粘合剂来底部填充柱外围的间隙完成结合，以提供绝缘、支持和稳定。上面阐述了多个实施例的概要特征，使本领域技术人员可以更好地理解下列的详细描述。本领域技术人员应当理解，将容易地使用本公开作为设计或修改用于实现与本发明所述实施例相同目的和/或达到相同优点的其它过程或结构的基础。本领域技术人员还应当意识到，这种等价结构不背离本公开的精神和范围，并且可以在不背离本公开精神和范围的条件下进行各种改变、替换和变更。
权利要求
1.一种器件，包括 芯片，位于第一衬底上；第一导电结构，形成在所述芯片上，所述导电结构包括导电柱和形成在所述柱之上的焊料凸焊点，其中，所述第一导电结构在与所述第一衬底平行的平面中具有拉长的截面； 金属轨迹，形成在面向所述芯片的第二衬底上；阻焊剂层，形成在所述第二衬底之上，所述阻焊剂层在所述金属轨迹之上具有开口 ；以及所述芯片上的所述第一导电结构和所述阻焊剂层的所述开口中的所述金属轨迹形成轨迹上凸焊点互连件，其中，所述导电结构的所述拉长的截面的长轴与所述轨迹同轴，并且所述轨迹被设置为指向所述芯片的中心部分。
2.根据权利要求1所述的器件，其中，所述第一导电结构位于所述芯片的外围部分中。
3.根据权利要求2所述的器件，其中，所述芯片的外围部分包括芯片角和芯片直边缘， 其中，所述芯片角中的轨迹上凸焊点被排列为沿所述芯片的对角线，而沿所述芯片直边缘的轨迹上凸焊点被排列为与所述芯片直边缘垂直。
4.根据权利要求1所述的器件，还包括第二导电结构，其在与所述第一衬底平行的平面中具有圆形截面。
5.根据权利要求4所述的器件，其中，具有所述圆形截面的所述第二导电结构位于所述芯片的中心部分中。
6.根据权利要求1所述的器件，其中，所述轨迹具有从下列构成的组中选择的形状直线、曲线和弯曲线。
7.根据权利要求1所述的器件，其中，所述轨迹包括从下列构成的组中选择的材料 铜、铜/镍合金、铜-IT (浸锡)、以及铜-ENEPIG(无电镀镍无电镀钯浸金)、铜-OSP (有机保焊剂)、铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物、铜合金、钛、氮化钛、钽、 氮化钽、钨、多晶硅及其组合。
8.一种器件，包括芯片，位于第一衬底上，所述芯片具有中心区、角区以及外围边缘区； 第一导电结构的阵列，具有拉长的截面，形成在所述芯片的所述角区中，每个所述第一导电结构均包括导电柱和形成在柱之上的焊料凸焊点；第二导电结构的阵列，具有拉长的截面，形成在所述芯片的所述外围边缘区中，每个所述第二导电结构均包括导电柱和形成在柱之上的焊料凸焊点； 金属轨迹的阵列，位于面向所述第一衬底的第二衬底上；以及所述第一导电结构和所述第二导电结构中的每一个分别与所述金属轨迹在士30度之内形成同轴的轨迹上凸焊点互连件，其中，所述芯片的所述角区中的所述第一导电结构的拉长的截面的长轴指向所述芯片的所述中心区，而所述芯片的所述外围边缘区中的所述第二导电结构的拉长的截面的长轴与所述芯片的边缘垂直排列。
9.根据权利要求8所述的器件，还包括第三导电结构的阵列，位于所述芯片的所述中心区中，所述第三导电结构在与所述第一衬底平行的平面中具有圆形截面。
10.一种制造低应力芯片封装件阵列的方法，包括a)在第一衬底上提供芯片；b)将所述芯片分为中心区、角区和外围边缘区；c)在所述芯片的所述角区中生成多个第一导电柱，所述第一导电柱在与所述第一衬底平行的平面中具有拉长的截面；d)在所述芯片的所述外围边缘区中生成多个第二导电柱，所述第二导电柱在与所述第一衬底平行的平面中具有拉长的截面；e)在拉长的所述第一导电柱和拉长的所述第二导电柱的每一个之上形成焊料凸焊占.^ \\\ f)在第二衬底上形成多条轨迹线；g)在所述第二衬底之上涂覆阻焊剂层；h)在所述阻焊剂层中在所述轨迹线之上形成多个开口；i)倒装所述第二衬底以面向所述第一衬底；以及j)通过所述焊料凸焊点将拉长的所述第一导电柱和拉长的所述第二导电柱连接至所述轨迹线，其中，所述第一导电柱和所述第二导电柱的拉长的截面的长轴与对应的轨迹线同轴，以及其中，所述芯片的所述角区中的拉长的所述第一导电柱沿所述芯片的对角线排列，而所述芯片的所述外围边缘区中的拉长的所述第二导电柱与所述芯片的边缘垂直排列。
全文摘要
本发明公开了一种低压力芯片封装。该封装包括两个衬底。第一衬底包括在芯片的角区中的第一导电结构阵列和在芯片的外围边缘区中的第二导电结构阵列。每个第一和第二导电结构具有导电柱和导电柱之上的焊料凸焊点，该导电柱在与所述第一衬底平行的平面中具有拉长的截面。该封装还包括具有金属轨迹阵列的第二衬底。每个长柱分别与金属轨迹形成轨迹上同轴凸焊点互连。芯片的角区中的柱的拉长的截面的长轴指向芯片的中心区，而芯片的外围边缘区中的柱的拉长的截面的长轴与该边缘垂直排列。
文档编号H01L23/522GK102456664SQ201110314799
公开日2012年5月16日 申请日期2011年10月17日 优先权日2010年10月21日
发明者余振华, 吴俊毅, 蔡豪益, 郭庭豪 申请人:台湾积体电路制造股份有限公司