专利名称：一种功率vdmosfet结构的设计方法
技术领域：
本发明涉及一种功率VDM0SFET结构的设计方法。
背景技术：
随着半导体工艺水平的不断提高与新技术的完善，功率VDM0SFET随之得到了飞跃式的发展。现在的设计研制正朝着高压、高频、大电流方向发展，成为目前新型电力电子器件研究的重点。在这背景下，全新的高电压，大功率的VDM0SFET的设计方法不断涌现。
发明内容
本发明的目的是提供一种功率VDM0SFET结构的设计方法，该方法大大提高了产品的击穿电压和可靠性。本发明的功率VDM0SFET结构的设计方法，其特征在于，包括以下步骤首先对元胞结构选取，采用正六角形品字排列的元胞结构；其次对栅电极结构进行优化，将栅极压焊点处的金属引伸到离压焊点较远的元胞单元处，功率管从压焊点处引伸三条金属条并与下面的多晶硅相接触；最后是结终端结构设计，采用场板覆盖保护环的方式，通过增加铝场板的长度来实现。根据本发明方法设计的芯片，其各项指标都得到优化，而且起到了场板和场限环的效果，避免了传统结构在场板的边缘产生新的电场峰值，也避免了电压在场板边缘和场限环之间的提前击穿。
图1是根据本发明设计的VDM0SFET器件的俯视剖面图。图2是图1中VDM0SFET器件的侧视剖面图。图中Lw表示窗口扩散区长度，Xjp为P-区结深，L为MOSFET的沟道长度；W为 VDM0SFET单位面积元胞沟道宽度。
具体实施例方式下面结合附图及实施例对本发明做进一步说明。本发明提供一种首先对元胞结构选取由于正三角形元胞的电场容易集中，导致漏源击穿电压的降低；六角形元胞的对角线与对边距的比值小于方形元胞的对角线与边长的比值，电流分布的均勻性好，曲率效应小；圆形元胞牺牲率(即A’ / Acell，其中A’为元胞边缘结合处电流不能流过的无效区面积，Acell为元胞总面积)大于六角形元胞。因此，600V高压VDM0SFET器件采用正六角形“品”字排列的元胞结构，如图1所示。其次对栅电极结构进行优化功率VDM0SFET由很多小元胞单元并联组成。而由于栅极多晶硅电阻的存在，使得在一定的栅极偏压下，离栅极压焊点较远的元胞沟道不能充分开启。因此，为了降低栅电极材料电阻的影响，通常将栅极压焊点处的金属引伸到离压焊点较远的元胞单元处。功率管从压焊点处引伸3条金属条并与下面的多晶硅相接触。 最后是结终端结构设计传统的场板与场限环相结合的结终端结构，设计时，如果场板和保护环的间距过大，场板下的耗尽层扩展到保护环之前PN结就首先击穿，保护环将起不到作用。现采用场板覆盖保护环的方式，避免了传统场板与场限环结构的设计难题，而使其简单化。这种结构在版图设计上通过增加铝场板的长度来实现，比较容易控制，使得金属覆盖过离主结最近的场限环，它不仅起到了场板和场限环的效果，又避免了传统结构在场板的边缘产生新的电场峰值，避免了电压在场板边缘和场限环之间的提前击穿。
通过仿真结果得出本文结构设计出的芯片的各项指标都优于常规设计的指标。如下表所示
权利要求
1.一种功率VDM0SFET结构的设计方法，其特征在于，包括以下步骤 首先对元胞结构选取，采用正六角形品字排列的元胞结构；其次对栅电极结构进行优化，将栅极压焊点处的金属引伸到离压焊点较远的元胞单元处，功率管从压焊点处引伸三条金属条并与下面的多晶硅相接触；最后是结终端结构设计，采用场板覆盖保护环的方式，通过增加铝场板的长度来实现。
2.根据权利要求1所述的功率VDM0SFET结构的设计方法，其特征在于所述的功率 VDM0SFET的源极击穿电压为600V，通态电流为12A，导通电阻小于0. 35 Ω。
全文摘要
本发明涉及一种功率VDMOSFET结构的设计方法，其特征在于，包括以下步骤首先对元胞结构选取，采用正六角形品字排列的元胞结构；其次对栅电极结构进行优化，将栅极压焊点处的金属引伸到离压焊点较远的元胞单元处，功率管从压焊点处引伸三条金属条并与下面的多晶硅相接触；最后是结终端结构设计，采用场板覆盖保护环的方式，通过增加铝场板的长度来实现。根据本发明方法设计的芯片，其各项指标都得到优化，而且起到了场板和场限环的效果，避免了传统结构在场板的边缘产生新的电场峰值，也避免了电压在场板边缘和场限环之间的提前击穿。
文档编号H01L21/336GK102332396SQ20111033118
公开日2012年1月25日 申请日期2011年10月27日 优先权日2011年10月27日
发明者林康生, 陈品霞 申请人:博嘉圣(福州)微电子科技有限公司