一种超结结构的制备方法
【技术领域】
[0001]本发明属于半导体工艺制造技术领域，具体涉及一种超结结构的制备方法。
【背景技术】
[0002]功率半导体器件由于具有输入阻抗高、损耗低、开关速度快、无二次击穿、安全工作区宽等特性，已被广泛应用于消费电子、计算机及外设、网络通信，电子专用设备与仪器仪表、汽车电子、LED显示屏以及电子照明等多个方面。虽然功率半导体器件在功率处理能力上已经有了较大提高，但在高压领域，由于导通电阻的问题使得功率半导体器件的导通损耗随着耐压的提高而急速上升。为了提高耐压、降低导通损耗，一系列的新结构、新技术应运而生。而其中用来提高功率半导体性能的超结(Super Junctu1n)技术在高压领域中的作用非常显著，引起了众多研宄者的关注。具有超结结构的功率金属氧化物半导体场效应管(MOSFET)是重要的功率器件之一。通过在传统MOSFET的轻掺杂漂移区引入掺杂较高的交错排列的N型柱和P型柱，当器件工作在阻断情况下时，根据电荷平衡理论，N型柱和P型柱完全耗尽，漂移区就相当于一个本征层，则击穿电压就只和漂移区的深度有关而与掺杂浓度无关。即在相同的击穿电压下，可以增加超结MOSFET漂移层的掺杂浓度，降低其导通电阻，从而大大改善了击穿电压和导通电阻之间的矛盾关系，使得其在功率系统中获得了广泛的应用。
[0003]超结结构可以应用于功率二极管、MOS、IGBT等功率器件中，现有的形成超结结构的方法主要有:申请号为US20130196489A1的美国专利“method for deep-trench superpn junct1ns”中公开了一种多次外延注入，然后退火形成超结结构的方法，具体步骤如图1所示。第一步:准备衬底101，在衬底101上形成第一 N外延层102a ;第二步:在第一 N外延层102a上注入P型掺杂，形成第一注入区103a ;第三步:在第一 N外延层102a上形成第二 N型外延层102b ;第四步:在第二 N外延层102b上注入P型掺杂，形成第二注入区103b ；重复以上步骤直到外延层厚度满足要求，最后退火推结，形成连续P区即P柱104。该方法需要多次外延注入，工艺复杂，耗时长，成本高；采用热退火推结形成P柱，导致P条横扩严重，在实际生产中很难缩小P、N条宽，难以实现高压超结结构的制备。
[0004]申请号为 US008440529B2 的美国专利 “method of manufacturing superjunct1n structure”中公开了刻槽、填充制备超结结构的方法，具体步骤如图2所示。第一步:准备衬底201，在衬底201上形成厚N外延层202 ;第二步:在厚N外延层202上刻槽形成深沟槽203 ;第三步:外延填充P型材料204于沟槽203中；第四步:利用CMP (化学机械平坦化)平坦化沟槽。该方法只需进行一次深槽刻蚀和一次深槽外延生长即可形成满足耐压要求的外延层及超结厚度，工艺相对多次外延方法简单，也降低了成本，但进行深槽外延时容易形成空洞，且刻蚀深宽比大的沟槽的工艺难度大，很难通过垂直角度实现，且槽宽不易控制，在实际生产中很难实现细P、N条，因此该方法也不适用于高压超结结构的制备。
【发明内容】
[0005]本发明针对【背景技术】存在的缺陷，提出了一种能减小元胞间距尺寸、降低导通电阻、实现细P、N条的超结结构的制备方法。
[0006]本发明的技术方案如下:
[0007]一种超结结构的制备方法，包括以下步骤:
[0008]步骤1:在衬底上制备第一 N型外延层；
[0009]步骤2:采用多次高能离子注入工艺，在第一 N型外延层需要制作P型柱的区域注入P型杂质，形成第一注入区；
[0010]步骤3:在步骤2得到的第一 N型外延层和第一注入区上形成第二 N型外延层；
[0011]步骤4:采用多次高能离子注入工艺，在第二 N型外延层需要制作P型柱的区域注入P型杂质，形成第二注入区；
[0012]步骤5:重复步骤3、4的“外延-多次高能离子注入”过程，直到满足超结结构的耐压要求。
[0013]进一步地，步骤2和步骤4中所述多次高能离子注入时，每次的注入能量和剂量均不相同，以使P型杂质完全充满P型区域。
[0014]进一步地，步骤I和步骤3中的N型外延层还可以为P型外延层，则对应地，步骤2和步骤4中注入N型杂质。
[0015]进一步地，所述外延层的厚度为I?100 μ m。
[0016]进一步地，所述外延层的厚度为30?100 μ m。
[0017]进一步地，步骤5所述“外延-多次高能离子注入”的次数可由超结结构的耐压要求决定。
[0018]一种超结结构的制备方法，具体包括以下步骤:
[0019]步骤1:在衬底301上依次形成第一 N型外延层302和第一厚氧化层303 ；
[0020]步骤2:采用光刻刻蚀工艺，在所有需要制作P型柱的区域刻蚀掉第一厚氧化层；具体方法为:在第一厚氧化层表面淀积正性光刻胶，采用掩膜板305进行光刻显影后，再刻蚀第一厚氧化层，其中，掩膜板305上有多个透光的矩形图形区域，将第一厚氧化层对应刻蚀掉多个矩形区域；
[0021]步骤3:去除剩余的光刻胶，以步骤2刻蚀后剩余的第一厚氧化层作为掩膜，采用多次高能离子注入工艺，在需要制作P型柱的区域注入P型杂质，形成第一注入区；具体方法为:采用高能离子注入进行第一次离子注入，注入的能量为E1，注入剂量为Ql ;采用高能离子注入进行第二次离子注入，注入的能量为E2，注入剂量为Q2 ;采用高能离子注入进行第三次离子注入，注入能量为E3，注入剂量为Q3 ;E1、E2和E3互不相等，Ql、Q2和Q3互不相等；
[0022]步骤4:刻蚀剩余第一厚氧化层；
[0023]步骤5:在第一 N型外延层和第一注入区上形成第二 N型外延层307，并在第二 N型外延层上淀积第二厚氧化层308 ;
[0024]步骤6:采用光刻刻蚀工艺，在所有需要制作P型柱的区域刻蚀掉第二厚氧化层；具体方法为:在第二厚氧化层表面淀积正性光刻胶，采用掩膜板进行光刻显影后，再刻蚀第二厚氧化层，其中，掩膜板上有多个透光的矩形图形区域，将第二厚氧化层对应刻蚀掉多个矩形区域；
[0025]步骤7:去除剩余的光刻胶，以步骤6刻蚀后剩余的第二厚氧化层作为掩膜，采用多次高能离子注入工艺，在需要制作P型柱的区域注入P型杂质，形成第二注入区；具体方法为:采用高能离子注入进行第一次离子注入，注入的能量为E1，注入剂量为Ql ;采用高能离子注入进行第二次离子注入，注入的能量为E2，注入剂量为Q2 ;采用高能离子注入进行第三次离子注入，注入能量为E3，注入剂量为Q3 ;E1、E2和E3互不相等，Ql、Q2和Q3互不相等；
[0026]步骤8:刻蚀剩余第二厚氧化层；
[0027]步骤9:重复步骤5到步骤8，完成多次“外延-多次高能离子注入”过程，直到满足超结结构的耐压要求；
[0028]步骤10:采用快速热退火激活注入的P型杂质，即得到所述超结结构。
[0029]进一步地，步骤I和步骤5中的N型外延层还可以为P型外延层，则对应地，步骤3和步骤7中注入N型杂质。
[0030]进一步地，所述外延层的厚度为I?100 μπι。
[0031]进一步地，所述外延层的厚度为30?100 μπι。
[0032]进一步地，所述外延层表面淀积的厚氧化层的厚度为微米级，可以采用直接淀积的方法，也可以先生长一层薄氧化层，再在其上淀积厚氧化层。
[0033]进一步地，步骤2和步骤6中的掩膜板矩形窗口的大小可以为I μπι以下，因此可以实现较细的P、N条宽。
[0034]进一步地，所述“外延-多次高能离子注入”的次数可以由超结结构的耐压、深度要求灵活决定。
[0035]本发明的有益效果为:本发明采用多次“外延-多次高能离子注入”的方法实现了超结结构的制备，在不需要退火推结的情况下，采用多次不同能量和剂量的高能离子注入实现了 Ρ、Ν条的注入，本发明方法可以得到Ρ、Ν条宽较小的超结结构，克服了传统外延注入因高温退火推结导致的P条横扩严重，P、N条宽无法缩小的问题。
【附图说明】
[0036]图1为传统多次外延注入法制备超结结构的示意图；
[0037]图2为传统刻槽填充法制备超结结构的示意图；
[0038]图3a为本发明实施例中步骤I得到的器件的剖面结构示意图；
[0039]图3b为本发明实施例中步骤2得到的器件的剖面结构示意图；
[0040]图3c为本发明实施例中步骤3得到的器件的剖面结构示意图；
[0041]图3d为本发明实施例中步骤4得到的器件的剖面结构示意图；
[0042]图3e为本发明实施例中步骤5得到的器件的剖面结构示意图；
[0043]图3f为本发明实施例中步骤7得到的器件的剖面结构示意图；
[0044]图3g为本发明实施例中步骤8得到的器件的剖面结构示意图；
[0045]图3h为本发明实施例中步骤9得到的器件的剖面结构示意图；
[0046]图3i为本发明实施例中步骤10得到的器件的剖面结构示意图；
[0047]图3j为本发明实施例中步骤11得到的器件的剖面结构示意图；
[0048]图3k为本发明实施例中步骤15得到的器件的剖面结构示意图。
【具体实施方式】
[0049]下面结合附图和实施例，详述本发明的技术方案。
[0050]本发明通过多次“外延-高能离子注入”方法，分多次采用不同能量和剂量的高能离子注入，在不需要高温退火推结的情况下，得到了超结结构，克服了传统多次外延注入法因高温退火推结导致的P条横扩的问题，实现了细P、N条的超结结构的制备，有效降低了超结结构的导通电阻，