电子元件及其制作方法
【技术领域】
[0001]本发明涉及一种电子元件及其制作方法。
【背景技术】
[0002]随着半导体制作工艺技术的进步，许多种电子元件得以微小化，例如晶体管、电容、电阻、显示像素、影像感测像素…等。在显示技术或影像感测技术中，像素阵列中的晶体管品质为显示品质与所获得的影像品质的关键因素。有别于芯片(chip)制作工艺中，是利用离子注入的方式在硅基板上往下作出晶体管的一部分，在显示面板的技术中则是采用在基板上堆叠不同特性的薄膜的方式来制作出晶体管，因此这种晶体管又称为薄膜晶体管。
[0003]一般的薄膜晶体管包括源极、漏极、通道层、栅绝缘层及栅极，其中源极与漏极可用第一道黄光制作工艺来形成，通道层利用第二道黄光制作工艺来形成，栅绝缘层用第三道黄光制作工艺来形成，而栅极则用第四道黄光制作工艺来形成。因此，在现有技术中，制作薄膜晶体管至少需四道黄光制作工艺，也就是至少需采用四个光掩模，其中每一道黄光制作工艺包括上光致抗蚀剂、曝光、显影、蚀刻及去光致抗蚀剂等5个步骤。换言之，制作薄膜晶体管需要至少20个制作工艺步骤。如此繁多的制作工艺步骤将使得总制作工艺时间及总制作成本难以减少。
【发明内容】
[0004]本发明的目的在于提供一种电子元件的制作方法，其可减少制作工艺步骤，进而缩短总制作工艺时间及降低成本。
[0005]本发明的再一目的在于提供一种电子元件，其可具有较低的制作成本与制作工时。
[0006]为达上述目的，本发明提供一种电子元件的制作方法包括:提供一基板；在基板上形成一源极与一漏极；在基板上形成一半导体层，并使半导体层覆盖源极与漏极；在半导体层上形成一第一光敏材料层；利用一第一曝光显影制作工艺将第一光敏材料层的一第一部分移除，而留下第一光敏材料层的一第二部分以作为一第一栅绝缘层；将半导体层图案化，以形成一位于第一栅绝缘层下的通道层；在基板上形成一第二光敏材料层，并使第二光敏材料层包覆源极、漏极、通道层及第一栅绝缘层；利用一第二曝光显影制作工艺将第二光敏材料层的一第三部分移除，以暴露出至少部分第一栅绝缘层；以及在第一栅绝缘层上形成一第一栅极。
[0007]本发明还提供一种电子元件，包括一基板、一源极、一漏极、一通道层、一第一栅绝缘层、一介电层及一第一栅极。源极配置于基板上，漏极配置于基板上，且通道层连接源极与漏极。第一栅绝缘层配置于通道层上，且介电层覆盖部分基板，并暴露出至少部分第一栅绝缘层，其中第一栅绝缘层与介电层是由光敏材料所形成。第一栅极配置于第一栅绝缘层上。
[0008]在本发明的实施例的电子元件及其制作方法中，由于采用了光敏材料来制作第一栅绝缘层及第一栅绝缘层上的另一膜层(即介电层)，因此这两个膜层可以通过曝光及显影制作工艺来完成，而可以不用通过蚀刻与去光致抗蚀剂的步骤来完成，且在制作工艺后仍保留于电子元件中而不需移除。如此一来，制作电子元件的制作工艺步骤便可以被减少，进而缩短制作工艺时间及降低制作成本。
[0009]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
【附图说明】
[0010]图1A至图1I为本发明的一实施例的电子元件的制作方法的步骤的剖面示意图；
[0011]图2为图1I中的电子元件的漏极电流相对于栅极电压的特性曲线图；
[0012]图3为本发明的另一实施例的电子元件的制作方法的其中一步骤及此电子元件的结构的剖面示意图；
[0013]图4A与图4B为本发明的又一实施例的电子元件的制作方法的其中二个步骤的剖面示意图；
[0014]图5A与图5B分别为在图1F的步骤中，第一栅绝缘层的最小延伸范围与最大延伸范围的示意图；
[0015]图6为在图1H的步骤中，介电层的开口的最大分布范围的示意图；
[0016]图7A与图7B分别为在图1I的步骤中，第一栅极的最小延伸范围与最大延伸范围的示意图。
[0017]符号说明
[0018]50、80:光掩模
[0019]52、84:透光区
[0020]54、82:遮光区
[0021]60、90:紫外光
[0022]100、100a、10b:电子元件
[0023]110:基板
[0024]122:源极
[0025]124:漏极
[0026]130:半导体层
[0027]132、134、134c、134d、152b:部分
[0028]140:第一光敏材料层
[0029]142:第一部分
[0030]144、144c、144d:第二部分
[0031]150:第二光敏材料层
[0032]151、151e:开口
[0033]152、152e:第四部分
[0034]154:第三部分
[0035]160、160f、160g:第一栅极
[0036]160b:电容电极
[0037]170:第二栅极
[0038]180:第二栅绝缘层
[0039]190:图案化膜层间中间层
[0040]210:像素电极
【具体实施方式】
[0041]图1A至图1I为用以展示本发明的一实施例的电子元件的制作方法的步骤的剖面示意图。请参照图1A至图1I，本实施例的电子元件的制作方法包括下列步骤。首先，如图1A所绘示，提供一基板110，其中基板110可为塑胶基板(其厚度例如为10微米至300微米)、玻璃基板(其厚度例如为50微米至760微米)或金属箔(metal foil)(其厚度例如为10微米至300微米)。上述塑胶基板的材质例如为聚萘二甲酸乙二酯(polyethylenenaphthalate, PEN)、聚对苯二甲酸乙二酯(polyethylene terephthalate, PET)或聚酸亚胺(polyimide)o
[0042]然后，如图1B所绘示，在基板110上形成一源极122与一漏极124。在本实施例中，可利用一般的光刻蚀刻制作工艺来形成源极122与漏极124。举例而言，可在基板110上形成一导电层。然后，在导电层上涂布一光致抗蚀剂层。接着，透过光掩模来对部分的光致抗蚀剂层曝光。之后，通过显影制作工艺来形成图案化光致抗蚀剂层。再来，透过图案化光致抗蚀剂层保护部分的导电层，以对其他部分的导电层进行蚀刻，而剩余的导电层即形成源极122与漏极124。在本实施例中，源极122与漏极124的材料(即上述导电层的材料)可包括金属、其合金、金属氧化物或导电高分子材料。举例而言，源极122与漏极124的材料包括银、金、铜、铝、镍、钼、钥、氧化铟锡、氧化铟锌或其组合，或者源极122与漏极124的材料包括聚苯胺(polyaniline, PANI )、聚(3，4- 二氧乙基噻吩)(poly (3, 4-ethylened1xyth1phene), PEDOT)或石墨烯(graphene )。
[0043]接着，如图1C所绘示，在基板110上形成一半导体层130，并使半导体层130覆盖源极122与漏极124。半导体层130的材质可为小分子或高分子有机半导体材料或无机半导体材料。在本实施例中，半导体层130的材质包括稠五苯(pentacene)、聚3_己基噻吩(poly (3-hexy I th1phene), P3HT)、聚噻吩衍生物(poly (3.3，，，-didodecy Iquarterth1phene)，PQT-12)或氧化铟嫁锋(indium gallium zinc oxide)。
[0044]之后，如图1D所绘示，在半导体层130上形成一第一光敏材料层140。在本实施例中，第一光敏材料层140的材料包括聚乙烯苯酹(polyvinylp