专利名称：电子元件及其制造方法
技术领域：
本发明涉及电子元件及其制造方法，更具体而言，涉及安装在电路基板上的电子元件及其制造方法。
背景技术：
作为现有的电子元件，例如公知有专利文献I所记载的层叠线圈元件。在该层叠线圈元件中，在陶瓷层叠体的同一面(以下，称为安装面)上设有两个外部电极。外部电极没有折回到陶瓷层叠体的安装面以外的面来形成。根据以上那样的电子元件，外部电极仅设置在安装面，因此在将电子元件通过焊接安装在电路基板上时，焊料不会附着在陶瓷层叠体的安装面以外的面。因此，焊料不会从陶瓷层叠体凸出而向侧方扩散。作为其结果，能够将电子元件安装在狭小的区域内。
然而，专利文献I所记载的电子元件如以下所说明的那样，有可能以倾斜的状态安装在电路基板上。更详细来说，在该电子元件中，将电子元件安装在电路基板上，通过加热使焊料液化后，通过使焊料固化，从而将电子元件安装在电路基板上。此时，外部电极仅设置在安装面上，所以焊料仅附着在安装面上，不会附着在安装面以外的面上。因此，焊料的表面积会变得比较小。由此，在焊料液化时，焊料所产生的表面张力也会变小，焊料将电子元件吸引到电路基板上的力的大小变小。其结果，在焊料被液化时，只要有轻微的冲击， 电子元件也有可能会在电路基板上倾斜。即，有可能电子元件以倾斜的状态安装在电路基板上。
专利文献I:日本特开2005-322743号公报发明内容
因此，本发明的目的在于提供一种电子元件及其制造方法，能够抑制以倾斜的状态被安装在电路基板上。
本发明的第一方式的电子元件，被安装在具有第一连接盘以及第二连接盘的电路基板上，其特征在于，该电子元件具有主体；以及第一外部电极和第二外部电极，它们被设置成在所述主体的安装面上沿规定方向排列，并且，与所述第一连接盘以及所述第二连接盘分别连接，所述第一外部电极以及所述第二外部电极的相对于所述第一连接盘以及所述第二连接盘的第一接触面以及第二接触面分别呈相对于与所述规定方向平行的直线线对称的构造，并被分为多个。
所述电子元件的第一方式的制造方法，其特征在于，具备第一工序，将设置有内部导体的多个绝缘体层进行层叠，得到该内部导体从所述安装面露出的所述主体；以及第二工序，通过电镀法形成所述第一外部电极以及所述第二外部电极，以便覆盖从所述安装面露出的所述内部导体，在所述第一工序中，在被分为多个的所述第一接触面以及所述第二接触面各自所夹持的部分中所述内部导体所占的面积的比例，小于在该第一接触面以及该第二接触面中该内部导体所占的面积的比例。
所述电子元件的第二方式的制造方法，其特征在于，具备第一工序，准备多个绝 缘体层；第二工序，在所述绝缘体层上形成所述第一外部电极以及所述第二外部电极；以 及第三工序，通过层叠所述多个绝缘体层而形成所述主体，在所述第二工序中，以使所述第 一外部电极以及所述第二外部电极的一部分的厚度薄于该第一外部电极以及该第二外部 电极的其它部分的厚度的方式，来形成该第一外部电极以及该第二外部电极。所述电子元件的第三方式的制造方法，其特征在于，具备第一工序，准备多个绝 缘体层；第二工序，在所述绝缘体层上形成所述第一外部电极以及所述第二外部电极；以 及第三工序，通过层叠所述多个绝缘体层而形成所述主体，在所述第二工序中，以所述第一 外部电极以及所述第二外部电极分别被分为多个的方式，形成该第一外部电极以及该第二 外部电极。根据本发明，能够抑制以倾斜的状态被安装电路基板上。
图1是第一实施方式的电子元件的外观立体图。图2是从层叠方向俯视第一实施方式的电子元件的图。图3是第一实施方式的电子元件的层叠体的分解立体图。图4是从z轴方向透视电子元件以及电路基板的图。图5是第一变形例的电子元件的外观立体图。图6是从z轴方向俯视第一变形例的电子元件时的图。图7是第一变形例的电子元件的层叠体的分解立体图。图8是从z轴方向透视电子元件以及电路基板的图。图9是第二变形例的电子元件的外观立体图。图10是从z轴方向俯视第二变形例的电子元件的图。图11是第二变形例的电子元件的层叠体的分解立体图。图12是第二实施方式的电子元件的外观立体图。图13是第二实施方式的电子元件的层叠体的分解立体图。
具体实施例方式以下，对本发明的实施方式的电子元件及其制造方法进行说明。(第一实施方式)(电子元件的构成)以下，参照附图来说明本发明的第一实施方式的电子元件。图1是第一实施方式 的电子元件10a的外观立体图。图2是从层叠方向俯视第一实施方式的电子元件10a的图。 图3是第一实施方式的电子元件10a的层叠体12的分解立体图。以下，将电子元件10a的 层叠方向定义为x轴方向，在从x轴方向俯视时，将沿着电子元件10a的短边的方向定义为 z轴方向，将沿着电子元件10的长边的方向定义为1轴方向。x轴、y轴以及z轴相互正交。如图f图3所示，电子元件10a具有层叠体(主体)12、外部电极14 (14a、14b)、 连接导体(内部导体)20 (20a 20g、20m 20s)、22 (22a 22g、22m 22s)以及线圈L。层叠体12呈长方体状，内置有连接导体20、22以及线圈L。下面，将层叠体12的z轴方向的负方向侧的面定义为下表面S10。
如图3所示，层叠体12是通过将绝缘体层16 (16a 16t)从X轴方向的负方向侧向正方向侧以按该顺序排列的方式层叠而构成的。绝缘体层16各自呈长方形，并由磁性体材料制成。以下，将绝缘体层16的X轴方向的正方向侧的面称为表面，将绝缘体层16的 X轴方向的负方向侧的面称为背面。
如图3所示，线圈L由线圈导体(内部导体)18 (18a 18s)以及通孔导体vl VlS构成。S卩，线圈L是通过将线圈导体18a 18s利用通孔导体vl vl8进行连接而构成的。线圈L具有沿X轴方向延伸的线圈轴，该线圈L呈沿顺时针方向旋转并且从X轴方向的负方向侧向正方向侧行进的螺旋状。
如图3所示，线圈导体18a 18s分别设置在绝缘体层16a 16s的表面上。线圈导体18a 18s分别由导电性材料构成，并具有3/4匝的匝数，且是线状导体折弯而形成的。即，线圈导体18a 18s呈环状轨道的一部分(1/4)被切开的形状。以下，在线圈导体 18a 18s中，将顺时针方向的上游侧的端部称为上游端，将顺时针方向的下游侧的端部称为下游端。
通孔导体vl vl8分别在X轴方向上贯通绝缘体层16b 16s,并连接着线圈导体18a 18s。更详细来说，通孔导体vl连接着线圈导体18a的下游端和线圈导体18b的上游端。通孔导体v2连接着线圈导体18b的下游端和线圈导体18c的上游端。通孔导体 v3连接着线圈导体18c的下游端和线圈导体18d的上游端。通孔导体v4连接着线圈导体 18d的下游端和线圈导体18e的上游端。通孔导体v5连接着线圈导体18e的下游端和线圈导体18f的上游端。通孔导体v6连接着线圈导体18f的下游端和线圈导体18g的上游端。通孔导体v7连接着线圈导体18g的下游端和线圈导体18h的上游端。通孔导体v8连接着线圈导体18h的下游端和线圈导体18i的上游端。通孔导体v9连接着线圈导体18i 的下游端和线圈导体18j的上游端。通孔导体VlO连接着线圈导体18j的下游端和线圈导体18k的上游端。通孔导体vll连接着线圈导体18k的下游端和线圈导体181的上游端。 通孔导体vl2连接着线圈导体181的下游端和线圈导体18m的上游端。通孔导体vl3连接着线圈导体18m的下游端和线圈导体18η的上游端。通孔导体ν14连接着线圈导体18η的下游端和线圈导体18ο的上游端。通孔导体ν15连接着线圈导体18ο的下游端和线圈导体 18ρ的上游端。通孔导体ν16连接着线圈导体18ρ的下游端和线圈导体18q的上游端。通孔导体vl7连接着线圈导体18q的下游端和线圈导体18r的上游端。通孔导体vl8连接着线圈导体18r的下游端和线圈导体18s的上游端。
连接导体20a 20g是分别以与z轴方向的负方向侧的长边抵接的方式设置在绝缘体层16a 16g的表面上的长方形的导体层。连接导体20a 20g在从X轴方向俯视时， 以相互一致的状态重叠。由此，在绝缘体层16被层叠时，连接导体20a 20g会从下表面 SlO向长方形的区域内露出。而且，如图3所示，连接导体20a与线圈导体18a的上游端连接。
连接导体20m 20s是分别以与z轴方向的负方向侧的长边抵接的方式设置在绝缘体层16m 16s的表面上的长方形导体层。连接导体20m 20s在从z轴方向俯视时， 以相互一致的状态重叠。由此,在绝缘体层16被层叠时，连接导体20m 20s会从下表面 SlO向长方形的区域内露出。
在此，连接导体20a 20g与连接导体20m 20s在从z轴方向俯视时，以一致的状态重叠。另外，连接导体20a 20g被设置有7层，连接导体20m 20s也被设置有7层。 因此，连接导体20a 20h和连接导体20m 20s呈相对于绝缘体层16j面对称的构造。
连接导体22a 22g是分别以与z轴方向的负方向侧的长边抵接的方式设置在绝缘体层16a 16g的表面上的长方形的导体层。连接导体22a 22g分别位于比连接导体 20a 20g更靠y轴方向的负方向侧。而且，连接导体22a 22g在从z轴方向俯视时，以相互一致的状态重叠。由此，在绝缘体层16被层叠时，连接导体22a 22g会从下表面SlO 向长方形的区域内露出。
连接导体22m 22s是分别以与z轴方向的负方向侧的长边抵接的方式设置在绝缘体层16m 16s的表面上的长方形的导体层。连接导体22m 22s分别位于比连接导体 20m 20s更靠y轴方向的负方向侧。而且，连接导体22m 22s在从z轴方向俯视时，以相互一致的状态重叠。由此,在绝缘体层16被层叠时，连接导体22m 22s会从下表面SlO 向长方形的区域内露出。而且，如图3所示，连接导体22s与线圈导体18s的下游端连接。
在此，连接导体22a 22g和连接导体22m 22s在从z轴方向俯视时，以一致的状态重叠。另外，连接导体22a 22g被设置有7层，连接导体22m 22s也被设置7层。 因此，连接导体22a 22g和连接导体22m 22s呈相对于绝缘体层16 j面对称的构造。
此外，绝缘体层16h 161上未设置连接导体20、22。
如图I以及图2所示，外部电极14a、14b以沿y轴方向排列的方式设置在层叠体12 的下表面SlO上。外部电极14a通过与y轴方向平行的槽Gl被分为外部电极部15a、15b。 外部电极部15a是通过电镀法来形成的覆盖图3的连接导体20a 20g从下表面SlO露出的部分的长方形导体。外部电极部15b是通过电镀法形成的覆盖图3的连接导体20m 20s从下表面SlO露出的部分的长方形导体。如上所述，连接导体20a 20g和连接导体 20m 20s呈相对于绝缘体层16j面对称的构造。因此，外部电极部15a、15b呈相对于与z 轴方向平行的直线A线对称的构造。直线A从z轴方向俯视时，与绝缘体层16 j —致。
外部电极14b被设置在比外部电极14a更靠y轴方向的负方向侧。外部电极14b 通过与y轴方向平行的槽G2而被分为外部电极部15c、15d。外部电极部15c是通过电镀法形成的覆盖图3的连接导体22a 22h从下表面SlO露出的部分的长方形导体。外部电极部15d是通过电镀法形成的覆盖图3的连接导体22m 22s从下表面SlO露出的部分的长方形导体。如上所述，连接导体22a 22g和连接导体22m 22s呈相对于绝缘体层16 j 面对称的构造。因此，外部电极部15c、15d呈相对于与z轴方向平行的直线A线对称的构造。
以如上所述的方式构成的电子元件IOa被安装在电路基板上。下面，参照附图来说明电子元件IOa向电路基板的安装。图4是从z轴方向透视电子元件IOa以及电路基板 100的图。
如图4所示，电路基板100具有基板主体101以及连接盘102( 102a、102b)。基板主体101例如是多层布线基板。连接盘102是设置在基板主体101的主面上的外部连接用的电极。
电子元件IOa被安装在电路基板100上时，下表面SlO成为安装面。即，下表面SlO 与电路基板100对置。而且，外部电极14a (外部电极部15a、15b)与连接盘102a连接。外部电极14b(外部电极部15c、15d)与连接盘102b连接。外部电极14a、14b与连接盘102a、 102b通过焊接被固定。此时，将外部电极14a的相对于连接盘102a的接触面设为接触面 S1、S2。另外，将外部电极14b的相对于连接盘102b的接触面设为接触面S3、S4。
在此，由于外部电极14a通过槽Gl被分为外部电极部15a、15b,所以外部电极14a 的相对于连接盘102a的接触面也通过槽Gl被分为接触面SI、S2。而且，由于外部电极部 15a、15b具有相对于直线A线对称的构造，所以接触面SI、S2也呈相对于直线A线对称的构造。
另夕卜，由于外部电极14b通过槽G2被分为外部电极部15c、15d,所以外部电极14b 的相对于连接盘102b的接触面也被槽G2分为接触面S3、S4。而且，由于外部电极部15c、 15d具有相对于直线A线对称的构造,所以接触面S3、S4也呈相对于直线A线对称的构造。
(电子元件的制造方法)
下面，参照附图来说明电子元件IOa的制造方法。此外，下面，对同时制作多个电子元件IOa时的电子元件IOa的制造方法进行说明。
首先，准备要成为图3的绝缘体层16的陶瓷生片。具体地说，以将三氧化二铁 (Fe203)、氧化锌(ZnO)、氧化铜(CuO)以及氧化镍(NiO)以规定的比率称量而得的各个材料作为原材料投入球磨机，进行湿法制备。将所得到的混合物进行干燥后进行粉碎，并将所得到的粉末以800°C下进行I小时的煅烧。将得到的煅烧粉末用球磨机进行湿法粉碎后，进行干燥之后进行粉碎，得到铁素体陶瓷粉末。
向该铁素体陶瓷粉末添加结合剂(醋酸乙烯，水溶性丙烯酸等)和可塑剂、润湿剂、分散剂，并用球磨机进行混合，然后，通过减压进行消泡。通过刮板法(doctor blade method)将所得到的陶瓷浆料在载体片材上形成为片状并使之干燥，从而制成要成为绝缘体层16的陶瓷生片。
接下来，如图3所示，在要成为绝缘体层16b 16s的陶瓷生片上分别形成通孔导体vl vl8。具体地说，对要成为绝缘体层16b 16s的陶瓷生片照射激光束来形成通孔。 接下来，对该通孔通过印刷涂敷等方法填充Ag、Pd、Cu、Au或它们的合金等导电性膏。
接下来，如图3所示，在要成为绝缘体层16a 16s的陶瓷生片的表面上形成线圈导体18a 18s以及连接导体20a 20g、20m 20s、22a 22g、22m 22s。具体地说， 在要成为绝缘体层16a 16s的陶瓷生片的表面上通过丝网印刷法、光刻法等方法涂敷以 Ag、Pd、Cu、Au或它们的合金等为主成分的导电性膏,从而形成线圈导体18a 18s以及连接导体20a 20g、20m 20s、22a 22g、22m 22s。此外，形成线圈导体18a 18s以及连接导体20a 20g、20m 20s、22a 22g、22m 22s的工序和对通孔填充导电性膏的工序也可以在同一工序中进行。
接下来，如图3所示，将要成为绝缘体层16a 16t的陶瓷生片以按此顺序排列的方式进行层叠、压接，而得到未烧结的母层叠体。对于要成为绝缘体层16a 16t的陶瓷生片的层叠、压接而言，一张张进行层叠并进行临时压焊得到母层叠体后，将未烧结的母层叠体通过等静压等进行加压而进行完全压接。
接下来，将母层叠体通过切割刀切成规定尺寸的层叠体12。由此，得到连接导体 20,22从下表面SlO露出的层叠体12。此时，在形成外部电极部15a的部分(即，与接触面 SI相当的部分)和形成外部电极部15b的部分(即，与接触面S2相当的部分)所夹持的部分中连接部20未露出。在形成外部电极部15c的部分(即，与接触面S3相当的部分)和形成外部电极部15d的部分(即，与接触面S4相当的部分)所夹持的部分中连接部22未露出。
接下来，对未烧结的层叠体12实施脱脂处理以及烧结。脱脂处理例如，在低氧环境中在500°C下以2小时的条件进行。烧结例如在800°C 900°C以2. 5小时的条件进行。
接下来，通过电镀法实施Ni/Sn镀敷而形成外部电极14以便覆盖从下表面SlO露出的连接导体20、22。如上所述，在形成外部电极部15a的部分和形成外部电极部15b的部分所夹持的部分中连接部20未露出。在形成外部电极部15c的部分和形成外部电极部 15d的部分所夹持的部分中连接部22未露出。因此，在外部电极15a、15b间以及外部电极 15c、15d间形成槽G1、G2。根据以上的工序，完成图I所示那样的电子元件10a。
(效果)
根据如上所述电子元件10，能够抑制以倾斜的状态被安装到电路基板100上。更详细地说，外部电极14a的相对于连接盘102a的接触面通过槽Gl被分为接触面S1、S2。由此，在槽Gl中形成焊料的表面。因此，电子元件10与接触面未被分为接触面S1、S2的电子元件相比，焊料的表面积变大。其结果，焊料所产生的表面张力变大，焊料液化时，吸引外部电极14a、14b和连接盘102a、102b的力变大。
进一步,外部电极14a、14b沿y轴方向排列,接触面S1、S2呈相对于与y轴方向平行的直线A线对称的构造，并且接触面S3、S4呈相对于与y轴方向平行的直线A线对称的构造。由此，能够使在接触面SI上作用于外部电极部15a与连接盘102a之间的力的大小、 与在接触面S2上作用于外部电极部15b与连接盘102a之间的力的大小接近。同样，在接触面S3上作用于外部电极部15c与连接盘102b之间的力的大小、与在接触面S4上作用于外部电极部15d与连接盘102b之间的力的大小接近。因此，电子元件10以直线A为中心进行旋转的力矩被抵消而接近O。如上所述，根据电子元件10，将电子元件10吸引到电路基板10的力变大，并且抑制电子元件10以直线A为中心旋转，因此能够抑制以倾斜的状态被安装到电路基板100上。
(变形例)
下面，参照附图来说明第一变形例的电子元件10b。图5是第一变形例的电子元件 IOb的外观立体图。图6是从z轴方向俯视第一变形例的电子元件IOb的图。图7是第一变形例的电子元件IOb的层叠体12的分解立体图。
电子兀件IOa和电子兀件IOb的不同点在于外部电极14a、14b的构成。其它方面由于在电子元件IOa和电子元件IOb中没有不同，所以省略说明。
在电子元件IOb中，外部电极14a、14b如图5以及图6所示，没有被分害I]。外部电极14a、14b的一部分的厚度变得比外部电极14a、14b中的其它部分的厚度薄。外部电极 14a由外部电极部17a 17c构成。外部电极部17a、17c、17b呈长方形，如图6所示，从x 轴方向的负方向侧向正方向侧以按该顺序排成一列的方式设置。外部电极部17c的厚度D2 比外部电极部17a的厚度Dl以及外部电极部17b的厚度Dl薄。而且，外部电极部17a 17c具有相对于直线A线对称的构造。
外部电极14b由外部电极部17d 17f构成。外部电极部17d、17f、17e呈长方形， 如图6所75,从X轴方向的负方向侧向正方向侧以按该顺序排成一列的方式设置。外部电极部17f的厚度D2比外部电极部17d的厚度Dl以及外部电极部17e的厚度Dl薄。而且，外部电极部17d 17f具有相对于直线A线对称的构造。
在电子元件IOa中，为了形成所述那样的外部电极14a、14b，如图7所示，将连接导体20i、22i、20k、22k设置在绝缘体层16i、16k的表面。更详细地说，在电子元件IOa中，在绝缘体层16i 161没有设置连接导体20、22，以便外部电极部15a、15b间以及外部电极部 15c、15d间不形成外部电极部。
另一方面，在电子元件IOb中，在外部电极部17a、17b间以及外部电极部17d、17e 间设置有比外部电极部17a、17b、17d、17e薄的外部电极部17c、17f。于是，在位于外部电极部17a、17b间以及外部电极部17d、17e间的绝缘体层16i 161的一部分设置有连接导体 20i、20k、22i、22k。由此，在形成外部电极部17a的部分(即，接触面SI)和形成外部电极部 17b的部分(即，接触面S2)所夹持的形成外部电极部17c的部分中连接导体20所占的面积的比例，小于在形成外部电极部17a、17b的部分中连接导体20所占的比例。在形成外部电极部17d的部分(即，接触面S3)和形成外部电极部17e的部分(即，接触面S4)所夹持的形成外部电极部17f的部分中连接导体22所占的面积的比例，小于在形成外部电极部17d、 17e的部分中连接导体22所占的比例。然后，若通过电镀法形成外部电极14a、14b，则在外部电极部17a、17b间以及外部电极部17d、17e间会形成比外部电极部17a、17b、17d、17e薄的外部电极部17c、17f。
如上所述地构成的电子元件IOb被安装在电路基板上。下面，参照附图来说明电子元件IOb向电路基板的安装。图8是从Z轴方向透视电子元件IOb以及电路基板100的图。
电子元件IOb被安装在电路基板100上时，下表面SlO成为安装面。即，下表面SlO 与电路基板100对置。而且，外部电极14a (外部电极部17a、17b)与连接盘102a连接。外部电极14b(外部电极部17d、17e)与连接盘102b连接。外部电极14a、14b与连接盘102a、 102b通过焊接而固定。此时，将外部电极14a的相对于连接盘102a的接触面设为接触面 S1、S2。而且，将外部电极14b的相对于连接盘102b的接触面设为接触面S3、S4。
在此，外部电极14a是相对较薄的外部电极部17c被相对较厚的外部电极部17a、 17b夹持而构成的。外部电极部17c未与连接盘102a接触，所以外部电极14a的相对于连接盘102a的接触面被由外部电极部17c形成的槽Gl分为接触面SI、S2。而且，由于外部电极部17a、17b具有相对于直线A线对称的构造，所以接触面SI、S2也呈相对于直线A线对称的构造。
另外，外部电极14b是相对较薄的外部电极部17f被相对较厚的外部电极部17d、 17e夹持而构成的。外部电极部17f由于未与连接盘102b接触，所以外部电极14b的相对于连接盘102b的接触面被由外部电极部17f形成的槽G2分为接触面S3、S4。而且，由于外部电极部17d、17e具有相对于直线A线对称的构造，所以接触面S3、S4也呈相对于直线 A线对称的构造。
如上所述地构成的电子元件IOb也与电子元件IOa同样地，能够抑制以倾斜的状态被安装到电路基板100上。
下面，参照附图来说明第二变形例的电子元件10c。图9是第二变形例的电子元件 IOc的外观立体图。图10是从z轴方向俯视第二变形例的电子元件IOc的图。图11是第二变形例的电子元件IOc的层叠体12的分解立体图。
电子元件IOa与电子元件IOc的不同点在于外部电极14a、14b的构成。其它方面由于在电子元件IOa和电子元件IOc中没有不同所以省略说明。
在电子元件IOc中，外部电极14a除了设置在下表面SlO之外，还被设置在层叠体 12的y轴方向的正方向侧的端面上。同样，外部电极14b除了设置在下表面SlO之外，还被设置在层叠体12的y轴方向的负方向侧的端面上。即，构成外部电极14a、14b的外部电极部15a 15d呈L字型。
在电子元件IOc中，为了形成上述那样的外部电极14a、14b，连接导体20a 20g、 20m 20s分别与绝缘体层16a 16g、16m 16s的y轴方向的正方向侧的短边抵接。另外，连接导体22a 22g、22m 22s分别与绝缘体层16a 16g、16m 16s的y轴方向的负方向侧的短边抵接。由此，连接导体20a 20g、20m 20s、22a 22g、22m 22s会从层叠体12的y轴方向的正方向侧以及负方向侧的端面露出。由此，外部电极14a、14b通过电镀法形成为呈L字型。
如上所述地构成的电子元件IOc也与电子元件IOa同样，能够抑制以倾斜的状态被安装到电路基板100上。
(第二实施方式)
(电子元件的构成)
下面，参照附图来说明本发明的第二实施方式的电子元件。图12是第二实施方式的电子元件IOd的外观立体图。图13是第二实施方式的电子元件IOd的层叠体12的分解立体图。下面，将电子元件IOd的层叠方向定义为z轴方向，从z轴方向俯视时，将沿着电子元件IOd的短边的方向定义为X轴方向，将沿着电子元件IOd的长边的方向定义为y轴方向。X轴、y轴以及z轴相互正交。
如图12以及图13所示，电子元件IOd具备层叠体(主体)12、外部电极14 (14a、 14b)、线圈L以及连接部VI、V2。
层叠体12呈长方体状，内置有线圈L以及连接部VI、V2。下面，将层叠体12的z 轴方向的负方向侧的面定义为下表面S10。
外部电极14a、14b分别被设置在层叠体12的下表面S10。电子元件IOd中的外部电极14a、14b的构成由于与电子元件IOa中的外部电极14a、14b的构成相同所以省略说明。
如图13所示，层叠体12是通过将绝缘体层16 (16a 161)从z轴方向的正方向侧向负方向侧以按该顺序排列的方式层叠而构成的。绝缘体层16各自呈长方形，由磁性体材料制成。以下，将绝缘体层16的z轴方向的正方向侧的面称为表面，将绝缘体层16的z 轴方向的负方向侧的面称为背面。
由线圈导体18 (18a 18j)以及通孔导体vl2 v20构成。S卩，线圈L是通过将线圈导体18a 18j利用通孔导体vl2 v20进行连接而构成的。线圈L具有沿z轴方向延伸的线圈轴，该线圈L呈沿逆时针方向旋转且从z轴方向的正方向侧向负方向侧行进的螺旋状。
如图13所示，线圈导体18a 18j分别被设置在绝缘体层16b 16k的表面上。 线圈导体18a 18j分别由导电性材料构成，并具有7/8匝的匝数，且是线状导体折弯而形成的。其中，线圈导体18a具有5/8匝的匝数。即，线圈导体18a 18j呈环状的轨道的一部分(在线圈导体18a中为3/8，线圈导体18b 18 j中为1/8)被切开的形状。下面，在线圈导体18a 18j中，将逆时针方向的上游侧的端部称为上游端，将逆时针方向的下游侧的端部称为下游端。
通孔导体vl2 v20分别在z轴方向上贯通绝缘体层16b 16j,并连接着线圈导体18a 18j。更详细地说，通孔导体vl2连接着线圈导体18a的下游端和线圈导体18b 的上游端。通孔导体vl3连接着线圈导体18b的下游端和线圈导体18c的上游端。通孔导体vl4连接着线圈导体18c的下游端和线圈导体18d的上游端。通孔导体vl5连接着线圈导体18d的下游端和线圈导体18e的上游端。通孔导体vl6连接着线圈导体18e的下游端和线圈导体18f的上游端。通孔导体vl7连接着线圈导体18f的下游端和线圈导体18g的上游端。通孔导体vl8连接着线圈导体18g的下游端和线圈导体18h的上游端。通孔导体 vl9连接着线圈导体18h的下游端和线圈导体18i的上游端。通孔导体v20连接着线圈导体18i的下游端和线圈导体18j的上游端。
对连接部Vl来说，如图13所示，通孔导体vl vll分别在z轴方向上贯通绝缘体层16b 161，通过连成一直线来构成I个连接部VI。连接部Vl被设置在层叠体12内， 并且，连接着线圈L的z轴方向的正方向侧的端部(线圈导体18a的上游端)和外部电极14a 的外部电极部15a。
如图13所示，通孔导体v21、v22分别在z轴方向上贯通绝缘体层16k、161，而构成连接部V2。连接部V2被设置在层叠体12内，并且，连接着线圈L的z轴方向的负方向侧的端部(线圈导体18j的下游端)和外部电极14b的外部电极部15d。
(电子元件的制造方法)
下面，参照附图来说明电子元件IOd的制造方法。此外，以下，对同时制作多个电子元件IOd时的电子元件IOd的制造方法进行说明。
首先，准备要成为图13的绝缘体层16的陶瓷生片。具体地说，以将三氧化二铁 (Fe203)、氧化锌(ZnO)、氧化铜(CuO)以及氧化镍(NiO)以规定的比率进行称量而得的各个材料作为原材料投入球磨机，进行湿法制备。将所得到的混合物进行干燥后进行粉碎，并将所得到的粉末在800°C下煅烧I小时。将所得到的煅烧粉末用球磨机进行湿法粉碎后，进行干燥后进行粉碎，得到铁素体陶瓷粉末。
向该铁素体陶瓷粉末添加结合剂(醋酸乙烯，水溶性丙烯酸等)和可塑剂、润湿剂、 分散剂，并用球磨机进行混合，然后，通过减压进行消泡。将所得到的陶瓷浆料通过刮板法， 在载体片材上形成为片状并使之干燥，从而制成要成为绝缘体层16的陶瓷生片。
接下来，如图13所示，在要成为绝缘体层16b 161的陶瓷生片上分别形成通孔导体vl v22。具体来说，对要成为绝缘体层16b 161的陶瓷生片照射激光束来形成通孔。接下来，通过印刷涂敷等方法对该通孔填充Ag、Pd、Cu、Au或它们的合金等导电性膏。
接下来，如图13所示，在要成为绝缘体层16b 16k的陶瓷生片的表面上形成线圈导体18a 18j。具体地说，通过丝网印刷法、光刻法等方法在要成为绝缘体层16b 16k 的陶瓷生片的表面上涂敷以Ag、Pd、Cu、Au或它们的合金等为主成分的导电性膏，从而形成线圈导体18a 18j。此外，形成线圈导体18a 18j的工序和对通孔填充导电性膏的工序可以在同一工序中进行。
接下来，如图13所示，在要成为绝缘体层161的陶瓷生片的背面上形成要成为外12部电极14a、14b的银电极。具体的来说，在要成为绝缘体层161的陶瓷生片的背面上通过丝网印刷法、光刻法等方法涂敷以Ag、Pd、Cu、Au或它们的合金等为主成分的导电性膏，由此形成被分为多个外部电极部15a 15d的外部电极14a、14b。此外，形成要成为外部电极 14a、14b的银电极的工序和对通孔填充导电性膏的工序可以在同一工序中进行。
接下来，如图13所示，将要成为绝缘体层16a 161的陶瓷生片以按该顺序排列的方式进行层叠、压接，得到未烧结的母层叠体。对于要成为绝缘体层16a 161的陶瓷生片的层叠、压焊来说，一张张进行层叠并进行临时压接得到母层叠体后，将未烧结的母层叠体通过等静压等进行加压而进行完全压接。
接下来，将母层叠体通过切割刀而切为规定尺寸的层叠体12。由此得到未烧结的层叠体12。
接下来，对未烧结的层叠体12施以脱脂处理以及烧结。脱脂处理例如在低氧环境中在500°C下以2小时的条件进行。烧结例如在800°C 900°C下以2. 5小时的条件进行。
接下来，对要成为外部电极14a、14b的银电极施以Ni/Sn镀敷，而形成外部电极 14a、14b。通过以上的工序，完成图12所示那样的电子元件IOcL
如以上那样构成的电子元件IOd也与电子元件IOa相同，能够抑制以倾斜的状态被安装到电路基板100上。
此外，在电子元件IOd中，也可以如电子元件IOb那样，将外部电极14a、14b的一部分的厚度变得薄于外部电极14a、14b的其它部分的厚度。在该情况下，以要成为外部电极14a、14b的银电极的一部分的厚度变得薄于要成为外部电极14a、14b的银电极的其它部分的厚度的方式通过丝网印刷法等形成要成为外部电极14a、14b的银电极。
此外，电子元件10、IOa IOd内置线圈L作为电路元件。然而，电路元件并不局限于线圈L，也可以是电容器、电阻等其它元件。工业上的可利用性
如上所述，本发明用于电子元件及其制造方法，特别是在能够抑制被以倾斜的状态安装到电路基板的方面很出色。
附图标记说明
Gl, G2槽；L线圈；S1 S4接触面；S10下表面；10a IOd电子元件；12层叠体； 14a、14b外部电极；15a 15d、17a 17f外部电极部；16a 16t绝缘体层；18a 18s线圈导体。
权利要求
1.一种电子元件，被安装在具有第一连接盘以及第二连接盘的电路基板上，其特征在于，该电子元件具有主体；以及第一外部电极和第二外部电极，它们被设置成在所述主体的安装面上沿规定方向排列，并且，与所述第一连接盘以及所述第二连接盘分别连接，所述第一外部电极以及所述第二外部电极的相对于所述第一连接盘以及所述第二连接盘的第一接触面以及第二接触面分别呈相对于与所述规定方向平行的直线线对称的构造，并被分为多个。
2.根据权利要求I所述的电子元件，其特征在于，所述第一接触面以及所述第二接触面分别通过与所述规定方向平行的槽被分为多个。
3.根据权利要求I或者权利要求2所述的电子元件，其特征在于，所述第一外部电极以及所述第二外部电极分别被分为多个。
4.根据权利要求I或者权利要求2所述的电子元件，其特征在于，所述第一接触面以及所述第二接触面分别通过使所述第一外部电极以及所述第二外部电极的一部分的厚度薄于该第一外部电极以及该第二外部电极的其它部分的厚度，而被分为多个。
5.一种如权利要求I所述的电子元件的制造方法，其特征在于，具备第一工序，将设置有内部导体的多个绝缘体层进行层叠，得到该内部导体从所述安装面露出的所述主体；以及第二工序，通过电镀法形成所述第一外部电极以及所述第二外部电极，以便覆盖从所述安装面露出的所述内部导体，在所述第一工序中，在被分为多个的所述第一接触面以及所述第二接触面各自所夹持的部分中所述内部导体所占的面积的比例，小于在该第一接触面以及该第二接触面中该内部导体所占的面积的比例。
6.根据权利要求5所述的电子元件的制造方法，其特征在于，在所述第一工序中，在被分为多个的所述第一接触面以及所述第二接触面各自所夹持的部分中所述内部导体未露出。
7.—种如权利要求I所述的电子元件的制造方法，其特征在于，具备第一工序，准备多个绝缘体层；第二工序，在所述绝缘体层上形成所述第一外部电极以及所述第二外部电极；以及第三工序，通过层叠所述多个绝缘体层而形成所述主体，在所述第二工序中，以使所述第一外部电极以及所述第二外部电极的一部分的厚度薄于该第一外部电极以及该第二外部电极的其它部分的厚度的方式，来形成该第一外部电极以及该第二外部电极。
8.—种如权利要求I所述的电子元件的制造方法，其特征在于，具备第一工序，准备多个绝缘体层；第二工序，在所述绝缘体层上形成所述第一外部电极以及所述第二外部电极；以及第三工序，通过层叠所述多个绝缘体层而形成所述主体，在所述第二工序中，以所述第一外部电极以及所述第二外部电极分别被分为多个的方式，形成该第一外部电极以及该第二外部电极。
全文摘要
本发明提供一种能够抑制以倾斜的状态被安装在电路基板上的电子元件及其制造方法。一种被安装在具有第一连接盘以及第二连接盘的电路基板上的电子元件(10a)。外部电极(14a、14b)在层叠体(12)的下表面(S10)上设置成沿y轴方向排列，并且分别与第一连接盘以及第二连接盘连接。外部电极(14a、14b)的相对于第一连接盘以及第二连接盘的接触面分别呈相对于与y轴方向平行的直线A线对称的构造，并被分为多个。
文档编号H01F41/10GK102939634SQ201180028189
公开日2013年2月20日 申请日期2011年3月15日 优先权日2010年6月9日
发明者小田原充, 松嶋秀明, 大野晃弘 申请人:株式会社村田制作所