专利名称：一种芯片区域内凹的引线框架的制作方法
技术领域：
本发明涉及一种半导体元件，尤其涉及一种芯片区域内凹的引线框架。
背景技术：
引线框架是制作生产半导体元件的基本部件，还需要在其表面安装芯片的区域电镀金属层，再利用树脂塑封芯片固定成一整体的半导元件。若芯片部为平面结构，采用条状电镀方式，容易留下不平整凸出的小焊点，当引线框架叠放在一起时之间会产生摩擦，导致芯片部电镀区域产生划伤，影响产品品质。为了满足市场发展的需求，引线框架在结构以及在功能方面也需要不断的创新。
发明内容
本发明的目的是提供了一种芯片区域内凹的引线框架，能够保证叠放引线框架时，减少层与层之间摩擦，芯片部电镀区域不会产生划伤，提高产品品质。为解决上述技术问题，本发明采用如下技术方案一种芯片区域内凹的引线框架，包括框架主体，在所述的框架主体内水平线上并排设置若干个框架单元，所述的相邻的框架单元之间通过中筋相连接，每个所述的框架单元包括芯片区和引脚区，所述的芯片区通过两只相互对称的挂勾连接于框架主体，在所述的芯片区内设置有芯片定位区，所述的芯片定位区表面进行电镀金属层，所述的芯片区下方设置引脚区。其中，在所述的框架主体的上下边缘设置有若干通孔。其中，所述的芯片区内凹于所述的框架主体，内凹深度为Imm 1. 2mm。其中，所述的引脚区包括左侧引脚、中间引脚和右侧引脚，所述的左侧引脚和右侧引脚相互对称通过中筋相连位于中间引脚的两侧，在所述的左侧引脚和右侧引脚的上方末端表面进行电镀金属层，所述的中间引脚向上延伸连接所述的芯片区。本发明的有益效果是所述的芯片区内凹于所述的框架主体，能够保证叠放引线框架时，减少层与层之间摩擦，芯片部电镀区域不会产生划伤，提高产品品质。
附图1是本发明一种芯片区域内凹的引线框架的结构示意图；附图2是附图1中A-A向剖视图。附图中1-框架主体；11-通孔；2-中筋；3-芯片区；31-芯片定位区；32-挂勾； 4-引脚区；41-左侧引脚；42-中间引脚；43-右侧引脚。
具体实施例方式下面结合附图所示的实施例对本发明的技术方案作以下详细描述请参见附图1及附图2所示，本发明的一种芯片区域内凹的引线框架，包括框架主体1，在框架主体1内水平线上并排设置若干个框架单元，相邻的框架单元之间通过中筋2 相连接，每个框架单元包括芯片区3和引脚区4，芯片区3通过两只相互对称的挂勾32连接于框架主体1，在芯片区3内设置有芯片定位区32，芯片定位区32表面进行电镀金属层，芯片区3下方设置引脚区4。其中，在框架主体1的上下边缘设置有若干通孔11。其中，芯片区3内凹于框架主体1，内凹深度为1_ 1.2_。其中，引脚区4包括左侧引脚41、中间引脚42和右侧引脚43，左侧引脚41和右侧引脚43相互对称通过中筋2相连位于中间引脚42的两侧，在左侧引脚41和右侧引脚42 的上方末端表面进行电镀金属层，中间引脚42向上延伸连接芯片区3。本发明的有益效果是芯片区3内凹于框架主体1，能够保证叠放引线框架时，减少层与层之间摩擦，芯片部电镀区域不会产生划伤，提高产品品质。最后应说明的是以上实施例仅用以说明本发明而并非限制本发明所描述的技术方案；因此，尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换；而一切不脱离本发明的精神和范围的技术方案及其改进，其均应涵盖在本发明的权利要求范围中。
权利要求
1.一种芯片区域内凹的引线框架，其特征在于包括框架主体，在所述的框架主体内水平线上并排设置若干个框架单元，所述的相邻的框架单元之间通过中筋相连接，每个所述的框架单元包括芯片区和引脚区，所述的芯片区通过两只相互对称的挂勾连接于框架主体，在所述的芯片区内设置有芯片定位区，所述的芯片定位区表面进行电镀金属层，所述的芯片区下方设置引脚区。
2.根据权利要求1所述的一种芯片区域内凹的引线框架，其特征在于在所述的框架主体的上下边缘设置有若干通孔。
3.根据权利要求1所述的一种芯片区域内凹的引线框架，其特征在于所述的芯片区内凹于所述的框架主体，内凹深度为Imm 1. 2mm。
4.根据权利要求1所述的一种芯片区域内凹的引线框架，其特征在于所述的引脚区包括左侧引脚、中间引脚和右侧引脚，所述的左侧引脚和右侧引脚相互对称通过中筋相连位于中间引脚的两侧，在所述的左侧引脚和右侧引脚的上方末端表面进行电镀金属层，所述的中间引脚向上延伸连接所述的芯片区。
全文摘要
本发明涉及一种芯片区域内凹的引线框架，包括框架主体，在所述的框架主体内水平线上并排设置若干个框架单元，所述的相邻的框架单元之间通过中筋相连接，每个所述的框架单元包括芯片区和引脚区，所述的芯片区通过两只相互对称的挂勾连接于框架主体，在所述的芯片区内设置有芯片定位区，所述的芯片定位区表面进行电镀金属层，所述的芯片区下方设置引脚区。本发明能够保证叠放引线框架时，减少层与层之间摩擦，芯片部电镀区域不会产生划伤，提高产品品质。
文档编号H01L23/495GK102368488SQ201110331898
公开日2012年3月7日 申请日期2011年10月25日 优先权日2011年10月25日
发明者张轩 申请人:张轩