专利名称：薄膜晶体管及其制造方法
技术领域：
本发明涉及一种半导体元件及其制造方法，且尤其涉及一种薄膜晶体管及其制造方法。
背景技术：
以目前最为普及的液晶显示器为例，其主要是由薄膜晶体管数组基板、彩色滤光基板以及夹设于二者之间的液晶层所构成。在现有的薄膜晶体管数组基板上，多采用非晶硅(a-Si)薄膜晶体管或低温多晶硅薄膜晶体管作为各个子像素的切换元件。近年来，已有研究指出氧化物半导体(oxide semiconductor)薄膜晶体管相较于非晶硅薄膜晶体管，具有较高的载子移动率(mobility)，而氧化物半导体薄膜晶体管相较于低温多晶硅薄膜晶体管，则具有大面积低成本生产的优势。因此，氧化物半导体薄膜晶体管有潜力成为下一代平面显示器的关键元件。然而，在氧化物半导体薄膜晶体管中，易受外在水气以及保护层中的氢气扩散而影响到元件稳定性。目前量产的元件保护层大都以等离子增强型化学气相沉积(PECVD) 工艺为主，但其在等离子解离的过程中，已经对氧化物半导体掺杂氢，导致临界电压偏移过大。如以物理气相沉积(PVD)工艺所成长的无氢薄膜，确有镀膜速度慢影响产能以及高介电常数所引发金属间的电容耦合效应，甚至在蚀刻过程中，保护层易与下方栅极绝缘层形成开洞底切(via undercut)现象，导致后续像素电极的铟锡氧化物(ITO)桥接出现断线问题。
发明内容
本发明所要解决的技术问题在于提供一种薄膜晶体管，具有较佳的稳定度。本发明另提供一种薄膜晶体管的制造方法，具有较短的工艺时间、降低电容耦合效应、预防开洞底切现象与较稳定的元件特性。本发明提出一种薄膜晶体管。薄膜晶体管包括一基板、一栅极、一栅绝缘层、一源极与一漏极、一通道层、一第一图案化保护层以及一第二图案化保护层。栅极配置于基板上。栅绝缘层配置于栅极上。源极与漏极配置于栅绝缘层上。通道层位于源极与漏极上方或下方，其中通道层的一部分暴露于源极与漏极之间。第一图案化保护层配置于通道层的部分上，其中第一图案化保护层的材料包括一金属氧化物，且第一图案化保护层的厚度为 50埃至300埃。第二图案化保护层覆盖第一图案化保护层、栅绝缘层以及源极与漏极。其中，该金属氧化物包括氧化铝、氧化钛、氧化铪或氧化钽。其中，更包括一第二图案化保护层，覆盖该第一图案化保护层、该栅绝缘层以及该源极与该漏极，其中该第二图案化保护层的材料包括一有机绝缘材料。其中，该有机绝缘材料包括丙烯酸聚合物、环烯烃聚合物、环氧树脂、硅氧烷、氟聚合物或其组合。其中，该第二图案化保护层的厚度为0. 2微米至3微米。
其中，该通道层的材料包括氧化铟镓锌、氧化锌、氧化锡或二氧化锡。其中，该通道层位于该源极与该漏极上方，且位于该第一图案化保护层与该源极与该漏极之间。其中，该通道层位于该源极与该漏极下方，且位于该栅绝缘层与该源极与该漏极之间。本发明另提出一种薄膜晶体管的制造方法。于一基板上形成一栅极。于栅极上形成一栅绝缘层。于栅绝缘层上形成一源极与一漏极。形成一通道层，且通道层位于源极与漏极上方或下方，其中通道层的一部分暴露于源极与漏极之间。于通道层的部分上形成一第一图案化保护层，其中第一图案化保护层的材料包括一金属氧化物，且第一图案化保护层的厚度为50埃至300埃。形成一第二图案化保护层，以覆盖第一图案化保护层、栅绝缘层以及源极与漏极。其中，该通道层与该第一图案化保护层的形成方法包括于该源极与该漏极上形成该通道层；以及于该通道层上形成该第一图案化保护层。其中，该通道层与该第一图案化保护层的形成方法包括于该源极与该漏极上形成一通道材料层；于该通道材料层上形成一第一保护材料层；于该第一保护材料层上形成一掩膜层；以及以该掩膜层为掩膜，图案化该通道材料层与该第一保护材料层，以形成该通道层与该第一图案化保护层。其中，该通道层、该源极与该漏极以及该第一图案化保护层的形成方法包括于该栅绝缘层上形成该通道层；于该通道层上形成该源极与该漏极；以及于该通道层的该部分上形成该第一图案化保护层。其中，该金属氧化物包括氧化铝、氧化钛、氧化铪或氧化钽。其中，该第一图案化保护层的厚度为100埃。
其中，该通道层的材料包括氧化铟镓锌。其中，更包括形成一第二图案化保护层，以覆盖该第一图案化保护层、该栅绝缘层以及该源极与该漏极，其中该第二图案化保护层的材料包括一有机绝缘材料。其中，该有机绝缘材料包括丙烯酸聚合物、环烯烃聚合物、环氧树脂、硅氧烷、氟聚合物或其组合。其中，该第二图案化保护层的厚度为0. 2微米至3微米。其中，该第二图案化保护层的厚度为1.5微米。其中，该第一图案化保护层与该通道层是利用同一道光掩膜而同时形成。基于上述，在本发明的薄膜晶体管及其制造方法中，是以金属氧化物作为第一图案化保护层且将此保护层与通道层同时进行图案化，以避免与栅极绝缘层形成底切现象， 另外，此第一图案化保护层的厚度控制为50埃至300埃，再于第一图案化保护层上形成一第二图案化保护层。如此一来，第一图案化保护层与第二图案化保护层的搭配能防止水气且形成无氢薄膜，以避免氢扩散至通道层，使得薄膜晶体管具有较佳的稳定度。再者，第二图案化保护层的存在使得第一图案化保护层可具有相对较薄的厚度，因此能缩减薄膜晶体管的镀膜与蚀刻工艺时间，同时具有降低金属间的电容耦合效应。以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图IA至图IF为本发明的第一实施例的薄膜晶体管的制造方法的流程示意图。图2A至图2F为本发明的第二实施例的薄膜晶体管的制造方法的流程示意图。图3A至图3C为实验例与比较例的薄膜晶体管分别在5天、10天以及20天的栅源极电压(Vgs)与漏源极电流(Ids)的关系图。其中，附图标记100 薄膜晶体管102 基板110:栅极120 栅绝缘层130s 源极130d 漏极138 通道材料层140 通道层140a:部分148 保护材料层149 掩膜层150 第一图案化保护层160 第二图案化保护层170:像素电极
具体实施例方式第一实施例图IA至图IF为本发明的第一实施例的薄膜晶体管的制造方法的流程示意图。请参照图1A，首先，于一基板102上形成一栅极110。在本实施例中，基板102可以是玻璃基板或其它材质基板，本发明并不加以限定。栅极110例如是单层或多层堆栈的导电材料，导电材料可以选自由铜(Cu)、钼(Mo)、钛(Ti)、铝(Al)、钨(W)、银(Ag)、金(Au)及其合金所组成的族群中的至少一者，且栅极110的形成方法可通过微影及蚀刻工艺来图案化导电材料而制作。在本实施例中，栅极110例如是具有钛/铝/钛堆栈结构。请参照图1B，接着，于栅极110上形成一栅绝缘层120。栅绝缘层120可为单层结构或多层堆栈的复合结构，其材质例如是氧化硅、氮化硅或氮氧化硅等介电材料。然后，于栅绝缘层120上形成一源极130s与一漏极130d。在本实施例中，源极 130s与漏极130d位于栅极110的相对两侧上。源极130s与漏极130d例如是单层或多层堆栈的导电材料，导电材料可以选自由铜(Cu)、钼(Mo)、钛(Ti)、铝(Al)、钨(W)、银(Ag)、 金(Au)及其合金所组成的族群中的至少一者，且源极130s与漏极130d的形成方法可通过微影及蚀刻工艺来图案化导电材料而制作。在本实施例中，源极130s与漏极130d例如是具有钛/铝/钛堆栈结构。请参照图IC与图1D，接着，形成一通道层140，通道层140位于源极130s与漏极130d上方，其中通道层140的一部分140a暴露于源极130s与漏极130d之间。而后，于通道层140的部分140a上形成一第一图案化保护层150，其中第一图案化保护层150的材料包括一金属氧化物，且第一图案化保护层150的厚度为50埃至300埃。在本实施例中，通道层140例如是位于源极130s与漏极130d之间。第一图案化保护层150的厚度例如是100埃。在本实施例中，通道层140与第一图案化保护层150的形成方法例如是包括以下步骤。请参照图1C，首先，于源极130s与漏极130d上依序利用物理气相沉积法(PVD)系统形成一通道材料层138与一第一保护材料层148，即表示在无发生破真空的情况下完成此两层薄膜的沉积。在本实施例中，通道材料层138的材料例如是包括氧化铟镓锌andium Gallium Zinc Oxide，IGZO)、氧化锌(ZnO)、氧化锡(SnO)或二氧化锡(SnO2)等材质。第一保护材料层148的材料例如是包括氧化铝(A1203)、氧化钛(TiOx)、氧化铪(HfOx)或氧化钽 (TaOx)，且较佳为包括氧化铝。接着，于第一保护材料层148上形成一掩膜层149。请参照图1D，然后，以掩膜层149为掩膜，图案化通道材料层138与第一保护材料层148，以形成通道层140与第一图案化保护层150。换言之，在本实施例中，是通过使用同一掩膜层149，在同一微影工艺与同一蚀刻工艺中同时图案化通道材料层138与第一保护材料层148以同时形成通道层140与第一图案化保护层150，因此简化工艺且大幅缩减工艺时间。请参照图1E，形成一第二图案化保护层160，以覆盖第一图案化保护层150、栅绝缘层120以及源极130s与漏极130d。第二图案化保护层160的材料例如是包括有机绝缘材料，有机绝缘材料例如是包括丙烯酸聚合物、环烯烃聚合物、环氧树脂、硅氧烷、氟聚合物或其组合。第二图案化保护层160的形成方法例如是涂布法。第二图案化保护层160的厚度例如是0. 2微米至3微米。在本实施例中，第二图案化保护层160的材料例如是丙烯酸聚合物，以及第二图案化保护层160的厚度例如是1. 5微米。请参照图1F，形成一像素电极170，且像素电极170通过第二图案化保护层160中的开口与漏极130d电性连接。像素电极170的材料例如是铟锡氧化物(ITO)。在本实施例中，薄膜晶体管100包括一基板102、一栅极110、一栅绝缘层120、一源极130s与一漏极130d、一通道层140、一第一图案化保护层150、一第二图案化保护层160 以及一像素电极170。栅极110配置于基板102上。栅绝缘层120配置于栅极110上。源极130s与漏极130d配置于栅绝缘层120上且位于栅极110的相对两侧上方。通道层140 位于源极130s与漏极130d上方，且位于第一图案化保护层150与源极130s与漏极130d之间。其中，通道层140的一部分140a暴露于源极130s与漏极130d之间。第一图案化保护层150配置于通道层140的部分140a上以覆盖之，其中第一图案化保护层150的材料包括一金属氧化物，且第一图案化保护层150的厚度为50埃至300埃。第二图案化保护层160 覆盖第一图案化保护层150、栅绝缘层120以及源极130s与漏极130d。在本实施例中，由于暴露于源极130s与漏极130d之间的通道层部分140a被第一图案化保护层150覆盖，因此，能避免通道层140受到环境影响，使得薄膜晶体管100具有稳定的元件特性。再者，由于通道层140与第一图案化保护层150可通过相同的物理气相沉积工艺来形成，因此可以在未破真空的状态下进行沉积。如此一来，能避免通道层140 与第一图案化保护层150的交界面因破真空的过程中接触大气而造成水气或其它污染物的附着，使得薄膜晶体管100具有较佳的元件特性。此外，通道层140与第一图案化保护层150可在同一微影与同一蚀刻工艺中进行图案化，因此，能防止因第一图案化保护层的蚀刻速度较慢而与栅绝缘层之间所造成的底切现象，进而避免形成于第一图案化保护层150上的导体层(诸如像素电极层)有断线的问题发生。另一方面，由于第二图案化保护层160 可使用涂布等方式来形成，因而，能避免使用等离子加强型化学气相沉积(PECVD)等可能导致氢原子扩散的工艺，使得薄膜晶体管的元件特性不会受到保护层工艺的破坏而劣化。—般来说，虽然氧化铝等金属氧化物对于水气具有良好的阻挡能力以及提供无氢薄膜，但其具有沉积速度慢以及因蚀刻速度慢而与栅绝缘层之间所造成底切等缺点，使得薄膜晶体管的工艺时间增加且形成于金属氧化物保护层上的导体层易发生断线问题，因而不适于进行量产。然而，在本实施例中，是以诸如氧化铝等金属氧化物作为第一图案化保护层，再以诸如有机材料作为第二图案化保护层，如此搭配使得第一图案化保护层在较薄的厚度下就有良好的阻挡效果，因此能大幅缩减形成金属氧化物保护层所需的工艺时间，以适于量产薄膜晶体管。特别是，第一图案化保护层与第二图案化保护层的搭配能有效地防止水气与氢扩散至通道层。再者，由于氧化铝等金属氧化物具有较高的介电常数，因此容易造成电容耦合(capacity coupling)效应，而本实施例的第一图案化保护层与第二图案化保护层所构成的双层保护层结构能有效地避免电容耦合效应。换言之，本实施例的薄膜晶体管具有较佳的元件特性、稳定度以及缩短的镀膜以及蚀刻工艺时间。第二实施例图2A至图2F为本发明的第二实施例的薄膜晶体管的制造方法的流程示意图。请参照图2A，首先，于一基板102上形成一栅极110。其中，基板102与栅极110的材料可以参照第一实施例中所述，于此不赘述。请参照图2B，接着，于栅极110上形成一栅绝缘层120。栅绝缘层120可为单层结构或多层堆栈的复合结构，其材质例如是氧化硅、氮化硅或氮氧化硅等介电材料。然后，于栅绝缘层120上形成通道层140。通道层140的材料例如是包括氧化铟镓锌(IGZO)，通道层140的形成方法例如是物理气相沉积法。请参照图2C，接着，于通道层140上形成一源极130s与一漏极130d，其中通道层 140的一部分140a暴露于源极130s与漏极130d之间。在本实施例中，通道层140例如是位于源极130s与漏极130d下方，且源极130s与漏极130d例如是分别位于栅极110的相对两侧上方。通道层140以及源极130s与漏极130d的材料与形成方法可以参照第一实施例中所述，于此不赘述。请参照图2D，接着，于通道层140的部分140a上形成一第一图案化保护层150， 其中第一图案化保护层150的材料包括一金属氧化物，且第一图案化保护层150的厚度为 50埃至300埃。在本实施例中，第一图案化保护层150的厚度例如是100埃。第第一图案化保护层150的材料例如是包括氧化铝(Al2O3)、氧化钛(TiOx)、氧化铪(HfOx)或氧化钽 (TaOx)，且较佳为包括氧化铝。第一图案化保护层150的形成方法例如是先形成一保护材料层，再对保护材料层进行微影与蚀刻工艺以形成之。其中，第一图案化保护层150的形成方法例如是包括物理气相沉积法。请参照图2E，形成一第二图案化保护层160，以覆盖第一图案化保护层150、栅绝缘层120以及源极130s与漏极130d。第二图案化保护层160的材料例如是包括有机绝缘材料，有机绝缘材料例如是包括丙烯酸聚合物、环烯烃聚合物、环氧树脂、硅氧烷、氟聚合物或其组合。第二图案化保护层160的形成方法例如是涂布法。第二图案化保护层160的厚度例如是0.2微米至3微米，且第二图案化保护层160的厚度较佳为1.5微米。请参照图2F，形成一像素电极170，且像素电极170通过第二图案化保护层160中的开口与漏极130d电性连接。像素电极170的材料例如是铟锡氧化物(ITO)。在本实施例中，薄膜晶体管100包括一基板102、一栅极110、一栅绝缘层120、一源极130s与一漏极130d、一通道层140、一第一图案化保护层150、一第二图案化保护层160 以及一像素电极170。栅极110配置于基板102上。栅绝缘层120配置于栅极110上。源极130s与漏极130d配置于栅绝缘层120上。通道层140位于源极130s与漏极130d下方， 且位于栅绝缘层120与源极130s与漏极130d之间。其中，通道层140的一部分140a暴露于源极130s与漏极130d之间。第一图案化保护层150配置于通道层140的部分140a上， 其中第一图案化保护层150的材料包括一金属氧化物，且第一图案化保护层150的厚度为 50埃至300埃。第二图案化保护层160覆盖第一图案化保护层150、栅绝缘层120以及源极130s与漏极130d。在本实施例中，由于暴露于源极130s与漏极130d之间的通道层部分140a被第一图案化保护层150覆盖，因此，能避免通道层140受到环境影响，使得薄膜晶体管100具有稳定的元件特性。再者，由于第二图案化保护层160可使用涂布等方式来形成，因而，能避免使用等离子加强型化学气相沉积(PECVD)等可能导致氢原子扩散的工艺，使得薄膜晶体管的元件特性不会受到保护层工艺的破坏而劣化。一般来说，虽然氧化铝等金属氧化物对于水气与氢扩散具有良好的阻挡能力，但其具有沉积速度慢以及因蚀刻速度慢而导致底切等缺点，使得薄膜晶体管的工艺时间增加且形成于金属氧化物保护层上的导体层易发生断线问题，因而不适于进行量产。然而， 在本实施例中，是以诸如氧化铝等金属氧化物作为第一图案化保护层，再以诸如有机材料作为第二图案化保护层，如此搭配使得第一图案化保护层在较薄的厚度下就有良好的阻挡效果，因此，能大幅缩减形成金属氧化物保护层所需的工艺时间，以适于量产薄膜晶体管。特别是，第一图案化保护层与第二图案化保护层的搭配能有效地防止水气与氢扩散至通道层。再者，由于氧化铝等金属氧化物具有较高的介电常数，因此容易造成电容耦合 (capacity coupling)效应，而本实施例的第一图案化保护层与第二图案化保护层所构成的双层保护层结构能有效地避免电容耦合效应。换言之，本实施例的薄膜晶体管具有较佳的元件特性、稳定度以及缩短的工艺时间。以下列举实验例来验证本发明的效果。实验例为证明本发明的上述实施例中所述的薄膜晶体管具有较佳的元件特性，使用实验例与比较例作比较。其中，实验例的薄膜晶体管具有如图IF所示的结构，其中第一图案化保护层的材料为氧化铝，第一图案化保护层的厚度为10nm，第二图案化保护层的材料为丙烯酸聚合物，第二图案化保护层的厚度为1.5微米。比较例的薄膜晶体管的结构与实验例的薄膜晶体管的结构相似，其主要不同处在于比较例之薄膜晶体管仅具有第一图案化保护层而未包括第二图案化保护层，其中第一图案化保护层的材料为氧化铝，且第一图案化保护层的厚度为lOnm。实验例与比较例的薄膜晶体管是在Vg = 50V与80°C的条件下进行稳定度测试，且通过观察临界电压的偏移情况来判断薄膜晶体管的稳定度。
9
图3A至图3C为实验例与比较例的薄膜晶体管分别在5天、10天以及20天的栅源极电压(Vgs)与漏源极电流(Ids)的关系图。由图3A与图;3B可知，在5天与10天的操作下，实验例的薄膜晶体管与比较例的薄膜晶体管在稳定度上的表现相近。然而，如图3C 所示，在20天的长时间操作下，比较例的薄膜晶体管的临界电压偏移情况已相当严重，表示其元件特性劣化且具有较差的稳定度，因此未对其进行不同压力下的稳定度测试。相反地，实验例的薄膜晶体管在进行稳定度测试下显示其未有元件劣化的现象发生且具有良好的稳定度。因此，由以上实验结果可知，具有由第一图案化保护层与第二图案化保护层所构成的双层保护层的薄膜晶体管相较于仅有第一图案化保护层的薄膜晶体管具有较佳的元件稳定度，这可能与第一图案化保护层与第二图案化保护层的搭配能有效地防止水气与氢扩散至通道层有关。综上所述，在本发明的薄膜晶体管及其制造方法中，是以金属氧化物作为第一图案化保护层且将第一图案化保护层的厚度控制为50埃至300埃，再于第一图案化保护层上形成一第二图案化保护层。如此一来，第一图案化保护层与第二图案化保护层的搭配能防止水气与氢扩散至通道层并降低电容耦合效应，使得薄膜晶体管具有较佳的稳定度。再者， 第二图案化保护层的存在使得第一图案化保护层可具有相对较薄的厚度，因此，能缩减薄膜晶体管的镀膜以及蚀刻工艺时间。特别是，在一实施例中，通道层与第一图案化保护层可以通过同一道光掩膜形成，因此能大幅缩减薄膜晶体管的工艺时间以适于进行量产，且能避免通道层与第一图案化保护层的交界面发生污染以及避免第一图案化保护层发生底切。 因此，本发明的薄膜晶体管具有较佳的元件特性与缩短的工艺时间。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。
权利要求
1.一种薄膜晶体管，其特征在于，包括 一基板；一栅极，配置于该基板上； 一栅绝缘层，配置于该栅极上； 一源极与一漏极，配置于该栅绝缘层上；一通道层，位于该源极与该漏极上方或下方，其中该通道层的一部分暴露于该源极与该漏极之间；以及一第一图案化保护层，配置于该通道层的该部分上，其中该第一图案化保护层的材料包括一金属氧化物，且该第一图案化保护层的厚度为50埃至300埃。
2.根据权利要求1所述的薄膜晶体管，其特征在于，该金属氧化物包括氧化铝、氧化钛、氧化铪或氧化钽。
3.根据权利要求1所述的薄膜晶体管，其特征在于，更包括一第二图案化保护层，覆盖该第一图案化保护层、该栅绝缘层以及该源极与该漏极，其中该第二图案化保护层的材料包括一有机绝缘材料。
4.根据权利要求3所述的薄膜晶体管，其特征在于，该有机绝缘材料包括丙烯酸聚合物、环烯烃聚合物、环氧树脂、硅氧烷、氟聚合物或其组合。
5.根据权利要求3所述的薄膜晶体管，其特征在于，该第二图案化保护层的厚度为0.2 微米至3微米。
6.根据权利要求1所述的薄膜晶体管，其特征在于，该通道层的材料包括氧化铟镓锌、 氧化锌、氧化锡或二氧化锡。
7.根据权利要求1所述的薄膜晶体管，其特征在于，该通道层位于该源极与该漏极上方，且位于该第一图案化保护层与该源极与该漏极之间。
8.根据权利要求1所述的薄膜晶体管，其特征在于，该通道层位于该源极与该漏极下方，且位于该栅绝缘层与该源极与该漏极之间。
9.一种薄膜晶体管的制造方法，其特征在于，包括 于一基板上形成一栅极；于该栅极上形成一栅绝缘层； 于该栅绝缘层上形成一源极与一漏极；形成一通道层，且该通道层位于该源极与该漏极上方或下方，其中该通道层的一部分暴露于该源极与该漏极之间；以及于该通道层的该部分上形成一第一图案化保护层，其中该第一图案化保护层的材料包括一金属氧化物，且该第一图案化保护层的厚度为50埃至300埃。
10.根据权利要求9所述的薄膜晶体管的制造方法，其特征在于，该通道层与该第一图案化保护层的形成方法包括于该源极与该漏极上形成该通道层；以及于该通道层上形成该第一图案化保护层。
11.根据权利要求10所述的薄膜晶体管的制造方法，其特征在于，该通道层与该第一图案化保护层的形成方法包括于该源极与该漏极上形成一通道材料层；于该通道材料层上形成一第一保护材料层； 于该第一保护材料层上形成一掩膜层；以及以该掩膜层为掩膜，图案化该通道材料层与该第一保护材料层，以形成该通道层与该第一图案化保护层。
12.根据权利要求9所述的薄膜晶体管的制造方法，其特征在于，该通道层、该源极与该漏极以及该第一图案化保护层的形成方法包括于该栅绝缘层上形成该通道层；于该通道层上形成该源极与该漏极；以及于该通道层的该部分上形成该第一图案化保护层。
13.根据权利要求9所述的薄膜晶体管的制造方法，其特征在于，该金属氧化物包括氧化铝、氧化钛、氧化铪或氧化钽。
14.根据权利要求9所述的薄膜晶体管的制造方法，其特征在于，该第一图案化保护层的厚度为100埃。
15.根据权利要求9所述的薄膜晶体管的制造方法，其特征在于，该通道层的材料包括氧化铟镓锌。
16.根据权利要求9所述的薄膜晶体管的制造方法，其特征在于，更包括形成一第二图案化保护层，以覆盖该第一图案化保护层、该栅绝缘层以及该源极与该漏极，其中该第二图案化保护层的材料包括一有机绝缘材料。
17.根据权利要求16所述的薄膜晶体管的制造方法，其特征在于，该有机绝缘材料包括丙烯酸聚合物、环烯烃聚合物、环氧树脂、硅氧烷、氟聚合物或其组合。
18.根据权利要求16所述的薄膜晶体管的制造方法，其特征在于，该第二图案化保护层的厚度为0.2微米至3微米。
19.根据权利要求18所述的薄膜晶体管的制造方法，其特征在于，该第二图案化保护层的厚度为1.5微米。
20.根据权利要求9所述的薄膜晶体管的制造方法，其特征在于，该第一图案化保护层与该通道层是利用同一道光掩膜而同时形成。
全文摘要
本发明公开了一种薄膜晶体管及其制造方法。该薄膜晶体管包括一基板、一栅极、一栅绝缘层、一源极与一漏极、一通道层、一第一图案化保护层以及一第二图案化保护层。栅极配置于基板上。栅绝缘层配置于栅极上。源极与漏极配置于栅绝缘层上。通道层位于源极与漏极上方或下方，其中通道层的一部分暴露于源极与漏极之间。第一图案化保护层配置于通道层的部分上，其中第一图案化保护层的材料包括一金属氧化物，且第一图案化保护层的厚度为50埃至300埃。第二图案化保护层覆盖第一图案化保护层、栅绝缘层以及源极与漏极。
文档编号H01L21/336GK102403365SQ20111033512
公开日2012年4月4日 申请日期2011年10月26日 优先权日2011年4月22日
发明者张钧杰, 林威廷, 洪铭钦, 涂峻豪, 陈嘉祥 申请人:友达光电股份有限公司