专利名称：半导体封装结构、整合式无源元件及其制造方法
技术领域：
本发明涉及一种无源元件及其制造方法，且特别是涉及一种整合式无源元件及其制造方法。
背景技术：
传统的无源元件(例如电容元件、电感元件及电阻元件)通常是个别制作后依照电路设计电连接至电路板。然而，传统无源元件占有一定的空间(高度)，而这不利于电子产品的薄化。再者，传统无源元件的电性数值(例如电容值、电感值及电阻值)符合特定规格，而这不符合电路设计的要求。
发明内容
本发明的目的在于提供一种整合式无源元件，其具有薄型外观。本发明的另一目的在于提供一种整合式无源元件的制造方法，用以制作出整合式无源元件。为达上述目的，本发明提供一种整合式无源元件，其包括一基板、一第一图案化导电层、图案化电容层、第二图案化导电层、第一图案化介电层、第三图案化导电层及第二图案化介电层。第一图案化导电层配置在基板上，且具有多个电极。图案化电容层配置在部分第一图案化导电层上。第二图案化导电层配置在图案化电容层上。第一图案化介电层配置在第一图案化导电层、图案化电容层及第二图案化导电层上，暴露出电极，且具有多个开口以暴露出部分的第一图案化导电层及部分的第二图案化导电层。第三图案化导电层配置在第一图案化介电层上，且填充部分的开口以连接第二图案化导电层。第二图案化介电层配置在第一图案化介电层及第三图案化导电层上，且暴露出电极。本发明提出一种半导体封装结构，其包括一载板、一有源元件及一整合式无源元件。有源元件安装在载板上，整合式无源元件安装在载板上且包括一基板、一第一图案化导电层、图案化电容层、第二图案化导电层、第一图案化介电层、第三图案化导电层及第二图案化介电层。第一图案化导电层配置在基板上，且具有多个电极。图案化电容层配置在部分第一图案化导电层上。第二图案化导电层配置在图案化电容层上。第一图案化介电层配置在第一图案化导电层、图案化电容层及第二图案化导电层上，暴露出电极，且具有多个开口以暴露出部分的第一图案化导电层及部分的第二图案化导电层。第三图案化导电层配置在第一图案化介电层上，且填充部分的开口以连接第二图案化导电层。第二图案化介电层配置在第一图案化介电层及第三图案化导电层上，且暴露出电极，且电极电连接至载板。本发明提出一种整合式无源元件的制造方法，其包括提供一基板，形成一第一导电层在基板上，再形成一电容层在该第一导电层上，再形成一第二导电层在电容层上，接着形成一第一图案化光致抗蚀剂层在第二导电层上，并以第一图案化光致抗蚀剂层为光罩， 图案化第二导电层，以形成一第二图案化导电层。接着，以第二图案化导电层为光罩，图案化电容层，以形成一图案化电容层，再移除第一图案化光致抗蚀剂层，并形成一第二图案化光致抗蚀剂层在第一导电层上且覆盖图案化电容层及第二图案化导电层。接着，以第二图案化光致抗蚀剂层为光罩，图案化第一导电层，以形成一第一图案化导电层，其中第一图案化导电层具有多个电极。移除第二图案化光致抗蚀剂层，再形成一第一图案化介电层在第一图案化导电层、图案化电容层及第二图案化导电层上，且第一图案化介电层具有多个开口以暴露出电极及部分的第二图案化导电层。之后，形成一种子层在第一图案化介电层上， 且覆盖暴露的部分第一图案化导电层及第二图案化导电层，并形成一第三图案化光致抗蚀剂层，覆盖部分的种子层且填充暴露出电极的开口。接着，形成一第三图案化导电层，覆盖未被第三图案化光致抗蚀剂层覆盖的部分种子层，且填充未被第三图案化光致抗蚀剂层填充的部分开口以连接第二图案化导电层，再移除该第三图案化光致抗蚀剂层。最后，形成一第二图案化介电层在第一图案化介电层及第三图案化导电层上，且暴露出电极。基于上述，本发明可制作出薄型的整合式无源元件及半导体封装结构，以符合电子产品的薄化需求。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
图IA至图IP为本发明的一实施例的一种整合式无源元件的制作流程的剖面示意图；图2A为第二图案化介电层覆盖第一图案化介电层的一实施例的局部剖面示意图；图2B为第二图案化介电层覆盖第一图案化介电层的另一实施例的局部剖面示意图；图3为本发明一实施例的基板俯视图；图4A至图4C为图3的图案化标志层的制作流程沿A-A线的剖面示意图；图5为本发明另一实施例的基板俯视图；图6为本发明的一实施例的一种整合式无源元件的剖面示意图；图7为本发明的一实施例的一种半导体封装结构的剖面示意图。主要元件符号说明100、100a 整合式无源元件110:基板112:背面114:电阻层116:图案化电阻层120:第一导电层122:第一图案化导电层124:电极126:导电柱128:背面电极130:电容层
132图案化电容层
132a电容部
132fcι 标志部
140第二导电层
142第二图案化导电层
145第三图案化导电层
145aι 电感图案
150第一图案化光致抗蚀剂层
152第四图案化光致抗蚀剂层
160第二图案化光致抗蚀剂层
170第一图案化介电层
172开口
175第二图案化介电层
180种子层
190第三图案化光致抗蚀剂层
200半导体封装结构
210载板
220有源元件
230焊线
240封胶
具体实施例方式图IA至图IG为本发明的一实施例的一种整合式无源元件的制作方法的剖面示意图。请参考图1A，首先，提供一基板110。在本实施例中，基板110为透明材质，例如玻璃， 但本发明并不局限于此。接着，将一电阻层114形成于基板110上。在本实施例中，电阻层 114的材料可为氮化钽(TaN)。接着，将第一导电层120形成于电阻层114上。在本实施例中，可以溅镀法将第一导电层120形成在电阻层114上，且第一导电层120的材质例如是铝铜合金。接着，将一电容层130形成在第一导电层120上。在本实施例中，可以电镀法将电容曾形成在第一导电层120上，且电容层130的材料可为高介电系数的介电材料，例如钽氧化物(Ta2O5)。如图1B，将一第二导电层140形成在电容层130上。在本实施例中，可以溅镀 (sputtering)将第二导电层140形成在电容层130上，且第二导电层140的材质例如是铝
铜合金。如图1C，接着，图案化第二导电层140，以形成第二图案化导电层142。在本实施例中，图案化的步骤包括形成一第一图案化光致抗蚀剂层150在第二导电层140上，再以第一图案化光致抗蚀剂层150为光罩，蚀刻第二导电层140。蚀刻的方式可为干式蚀刻(dry etching)。如图1D，图案化电容层130，以形成图案化电容层132。在本实施例中，图案化的步骤包括以第二图案化导电层142为光罩，蚀刻电容层130。
如图IE及1F，移除第一图案化光致抗蚀剂层150。之后，在第一导电层120上形成一第二图案化光致抗蚀剂层160。第二图案化光致抗蚀剂层160覆盖图案化电容层132、 第二图案化导电层142及部分第一导电层120。如图IG及1H，图案化第一导电层120，以形成第一图案化导电层122。在本实施例中，图案化的步骤包括以第二图案化光致抗蚀剂层160为光罩，蚀刻第一导电层120。接着，图案化电阻层114，以形成图案化电阻层116。在本实施例中，图案化的步骤包括以第一图案化导电层122为光罩，蚀刻电阻层114。接着，移除第二图案化光致抗蚀剂层160，以暴露出由部分第一图案化导电层122所定义出多个对外连接的电极124。如图II及1J，形成一第四图案化光致抗蚀剂层152，其覆盖图案化电容层132、第二图案化导电层142、图案化电阻层116及部分第一图案化导电层122。接着，以第四图案化光致抗蚀剂层152为光罩，以蚀刻方式移除未被第四图案化光致抗蚀剂层152所覆盖的部分第一图案化导电层122，以暴露出部分图案化电阻层116。接着，移除第四图案化光致抗蚀剂层152。如此，形成本实施例的整合式无源元件100的电阻结构。如图IL及1M，形成一第一图案化介电层170于第一图案化导电层122、图案化电阻层116、图案化电容层132及第二图案化导电层142上。第一图案化介电层170具有多个开口 172以暴露出电极IM及部分的第二图案化导电层142。之后，在第一图案化介电层 170上形成一种子层180，其中种子层180也覆盖开口 172及被第一图案化介电层170暴露出的第一图案化导电层122及第二图案化导电层142的表面。在本实施例中，种子层180 可通过溅镀所形成。如图IN及10，形成一第三图案化光致抗蚀剂层190，其覆盖部分的种子层180且填充暴露电极124的开口 172。接着，形成一第三图案化导电层145，覆盖未被第三图案化光致抗蚀剂层190覆盖的种子层180，且填充未被第三图案化光致抗蚀剂层190填充的部分开口 172以连接第二图案化导电层142。在本实施例中，第三图案化导电层145的材料可为铜，且第三图案化导电层145还可包括一电感图案145a，以形成本实施例的整合式无源元件100的电感结构。在本实施例中，电感图案14 可为螺旋形。最后，参考图1P，移除第三图案化光致抗蚀剂层190，以暴露出电极124，并形成第二图案化介电层175在第一图案化介电层170上并覆盖第三图案化导电层145，且暴露电极 124。如此，即完成本实施例的整合式无源元件100的制作。值得注意的是，本实施例的整合式无源元件100可包括电容结构、电阻结构及电感结构。在本发明的其他未绘示的实施例中，整合式无源元件也可为只具有电容结构，或是具有电阻结构或电感结构其中任一及电容结构的整合式无源元件。若整合式无源元件不包含电感结构，图IP的第三图案化导电层145便不包含电感图案145a。若整合式无源元件不包含电阻，则于上述制作工艺中，无需形成图1所示的电阻层114，而是直接形成第一导电层120于基板110上即可。因此，也可省略将电阻层114图案化以形成图案化电阻层116 的步骤。并且，还可省略图II及图IJ所示的用以暴露图案化电阻层116的步骤。图2A为第二图案化介电层覆盖第一图案化介电层的一实施例的局部剖面示意图。请参考图2A，在本实施例中，第二图案化介电层175覆盖第三图案化导电层145及部分第一图案化介电层170，而被第二图案化介电层175部分覆盖的第一图案化介电层170覆盖于各电极124的至少一边。
图2B为第二图案化介电层覆盖第一图案化介电层的另一实施例的局部剖面示意图。在本实施例中，第二图案化介电层175覆盖第三图案化导电层145、第一图案化介电层 170及部分电极124。意即，第二图案化介电层175不仅覆盖第三图案化导电层145，更完全覆盖第一图案化介电层170，而第一图案化介电层170及第二图案化介电层175共同覆盖各电极124的至少一边，以将电极124更稳固地固定于基板110上。当使用透明玻璃做为基板110的材料时，容易造成制作工艺人员分辨透明基板 110的工作面的困难。图3为本发明一实施例的基板俯视图。请参考图3，为了解决上述无法分辨基板110的工作面的问题，在本发明另一实施例中，图案化电容层132可包括一电容部13 及一标志部132b，其中标志部132b围绕电容部132a，用以标记基板110的工作区域。图4A至图4C为图3的图案化标志层的制作流程沿A-A线的剖面示意图。请同时参考图4A至4C，在本实施例中，图案化后的图案化电容层132具有一电容部13 及一标志部132b，其中标志部132b围绕电容部13加。在前述将第一导电层120图案化的步骤中，可将覆盖在标志部132b上的第二图案化导电层142 —并移除，以暴露出标志部132b，因此暴露出的标志部132b于电容部13 的四周形成一图案标记层。由于标志部132b是由电容层132图案化而来，故其材质也为氧化钽。由于氧化钽为有色材料，所以围绕于电容部13 四周的标志部132b具有在基板110上标示工作面的功效。图5为本发明另一实施例的基板俯视图。请参考图5，在本发明的另一实施例中，其标志部132b也可围绕于基板110的四周，以标记基板的工作面。标志部132b的制作工艺与上述的制作工艺相同。图6为本发明的一实施例的一种整合式无源元件的剖面示意图。请参考图6，在本实施例中，整合式无源元件IOOa更可包括多个导电柱1 及多个背面电极128。导电柱 126穿设于基板110，且连接第一图案化导电层122。背面电极128配置于基板110的一背面112，且分别连接导电柱126。如此，整合式无源元件IOOa的第一图案化导电层122与背面电极1 便可经由导电柱126而导通。图7为本发明的一实施例的一种半导体封装结构的剖面示意图。请参考图7，本发明的另提供一种半导体封装结构200，其包括一载板210、一有源元件220、多条焊线230、 一封胶240及一整合式无源元件100。有源元件220及整合式无源元件100皆安装在载板 210上，且整合式无源元件100的电极电连接至载板210。在本实施例中，整合式无源元件 100是经由焊线230将其电极IM连接至载板210及有源元件220，并以封胶240包覆有源元件220、整合式无源元件100及焊线230。综上所述，本发明可制作出薄型的整合式无源元件及半导体封装结构，以符合电子产品的薄化需求。此外，本发明通过有色的电容层以形成标志部，并通过标志部标示基板的工作面，以解决透明基板的工作面难以辨识的问题。虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
8
权利要求
1.一种整合式无源元件，包括 基板；第一图案化导电层，配置在该基板上，且具有多个电极； 图案化电容层，配置在部分该第一图案化导电层上； 第二图案化导电层，配置在该图案化电容层上；第一图案化介电层，配置在该第一图案化导电层、该图案化电容层及该第二图案化导电层上，暴露出该些电极，且具有多个开口以暴露出部分的该第一图案化导电层及部分的该第二图案化导电层；第三图案化导电层，配置在该第一图案化介电层上，且填充部分的该些开口以连接该第二图案化导电层；以及第二图案化介电层，配置在该第一图案化介电层及该第三图案化导电层上，且暴露出该些电极。
2.如权利要求1所述的整合式无源元件，其中该第三图案化导电层具有一电感图案。
3.如权利要求1所述的整合式无源元件，还包括图案化电阻层，配置在该基板与该第一图案化导电层之间，该第一图案化导电层暴露部分该图案化电阻层，且该第一图案化介电层覆盖暴露的部分该图案化电阻层。
4.如权利要求1所述的整合式无源元件，还包括图案化标记层，配置在基板上且环绕该图案化电容层。
5.如权利要求4所述的整合式无源元件，其中该图案化标记层配置在部分该第一图案化导电层上，且该图案化标记层的材料与该电容层的材料相同。
6.如权利要求1所述的整合式无源元件，其中该第二图案化介电层覆盖该第三图案化导电层及部分该第一图案化介电层。
7.如权利要求1所述的整合式无源元件，其中该第二图案化介电层覆盖该第三图案化导电层、该第一图案化介电层及部分各该电极。
8.一种整合式无源元件的制造方法，包括 提供一基板； 形成一第一导电层在该基板上； 形成一电容层在该第一导电层上； 形成一第二导电层在该电容层上； 图案化该第二导电层，以形成一第二图案化导电层； 图案化该电容层，以形成一图案化电容层；图案化该第一导电层，以形成一第一图案化导电层，其中该第一图案化导电层具有多个电极；形成一第一图案化介电层在该第一图案化导电层、该图案化电容层及该第二图案化导电层上，且该第一图案化介电层具有多个开口以暴露出该些电极及部分的第二图案化导电层；形成一种子层在该第一图案化介电层上，且覆盖暴露的部分该第一图案化导电层及该第二图案化导电层；形成一第三图案化导电层，覆盖部分该种子层，且填充部分该些开口以连接该第二图案化导电层；形成一第二图案化介电层在该第一图案化介电层及该第三图案化导电层上，且暴露出该些电极。
9.如权利要求8所述的整合式无源元件的制造方法，其中该第三图案化导电层还可包括一电感图案。
10.如权利要求8所述的整合式无源元件的制造方法，还包括形成一电阻层在该基板与该第一导电层之间；在以该第二图案化光致抗蚀剂层为光罩图案化该第一导电层后，再图案化该电阻层， 以形成一图案化电阻层；在移除该第二图案化光致抗蚀剂层以后，形成一第四图案化光致抗蚀剂层，覆盖该图案化电容层、该第二图案化导电层、该图案化电阻层及部分该第一图案化导电层；以该第四图案化光致抗蚀剂层为光罩，移除暴露的部分该第一图案化导电层以暴露出该图案化电阻层；以及移除该第四图案化光致抗蚀剂层。
11.如权利要求8所述的整合式无源元件的制造方法，其中在图案化该电容层的步骤中，该图案化电容层具有一电容部及一标志部，该标志部围绕该电容部，且在图案化该第一导电层的步骤中，移除在该标志部上的部分该第二图案化导电层。
12.如权利要求8所述的整合式无源元件的制造方法，其中该第二图案化介电层覆盖该第三图案化导电层及部分该第一图案化介电层上。
13.如权利要求8所述的整合式无源元件的制造方法，其中该第二图案化介电层覆盖该第三图案化导电层，该第一图案化介电层及部分各该电极。
全文摘要
本发明公开一种半导体封装结构、整合式无源元件及其制造方法。整合式无源元件包括基板、第一图案化导电层、图案化电容层、第二图案化导电层、第一图案化介电层、第三图案化导电层及第二图案化介电层。第一图案化导电层配置在基板上且具有多个电极。图案化电容层配置在第一图案化导电层上。第二图案化导电层配置在图案化电容层上。第一图案化介电层配置在第一图案化导电层、图案化电容层及第二图案化导电层上，且暴露出电极。第三图案化导电层配置在第一图案化介电层上且暴露出电极。第二图案化介电层配置在第一图案化介电层及第三图案化导电层上，且暴露出电极。
文档编号H01L21/02GK102412250SQ20111034467
公开日2012年4月11日 申请日期2011年11月4日 优先权日2011年11月4日
发明者张勇舜, 李德章, 谢孟伟 申请人:日月光半导体制造股份有限公司