专利名称：具有超厚顶层金属的集成电路的制作方法及集成电路的制作方法
技术领域：
本发明涉及半导体制造领域，特别涉及具有超厚顶层金属的集成电路的制作方法及具有超厚顶层金属的集成电路。
背景技术：
随着半导体集成电路特征尺寸的持续减小，后段互连电阻电容(Resistor Capacitor,简称RC)延迟呈现显著增加的趋势，而为了减少后段互连RC延迟，铜互连取代铝互连成为主流工艺。由于铜互连线的制作方法不能像铝互连线那样通过刻蚀金属层而形成，因此铜大马士革镶嵌工艺成为铜互连线的制作的标准方法。铜大马士革的工艺包括在平面基板上沉积一介电层；通过光刻和刻蚀工艺在介电层中形成镶嵌的通孔和沟槽；沉积金属阻挡层和铜籽晶层；电镀金属铜填满介电层中通孔和沟槽；化学机械研磨平坦化去除介电层上多余金属，形成平面铜互连。
由于金属铜与介电层热膨胀系数差异大，铜互连金属层的制作过程中形成的应力会引起基板的翘曲变形，随着金属层厚度增加，应力增加，基板变形也随之增加。特别是对于超厚顶层金属(UTM)的制造，顶层金属厚度会达3um或以上，基板会形成非常严重的翘曲变形。基板严重翘曲变形可能会造成基板在后续制程中报废，例如，变形的基板会影响光刻的精确度；或者基板无法被后续机台载入；或者基板在机台载入传输过程中无法吸附导致掉落摔碎，或者由于基板应力过大而开裂。另外，基板严重翘曲变形也会影响到基板的封装。总而言之，基板的翘曲变形给集成电路制造带来相当大的困难，严重影响产品良率。
为了改善超厚顶层金属对基板翘曲变形的影响有两种方式一种方式是去除超厚顶层金属层中的冗余金属，通过降低金属图形的密度来降低金属铜引起的应力，这种方式能够在一定程度上减轻基板翘曲变形，然而这种方式会恶化化学机械研磨工艺；另一种方式是增加一块单独冗余金属光掩模版制作浅冗余金属，通过降低冗余金属厚度来改善基板翘曲变形，该种方式虽然不会恶化化学机械研磨工艺，但这需要增加光刻刻蚀工艺步骤，工艺复杂，生产成本高。
因此，对于具有超厚顶层金属的集成电路，在不影响化学机械研磨(CMP)工艺，并且不增加工艺步骤的基础上，如何改善超厚顶层金属对基板翘曲变形的影响是集成电路领域所面临的亟待解决的技术问题。发明内容
本发明提出一种具有超厚顶层金属的集成电路的制作方法，其在不影响化学机械研磨工艺，并且不增加工艺步骤的基础上，能够改善超厚顶层金属对基板翘曲变形的影响。
为实现上述目的，本发明采用如下技术方案
本发明的具有超厚顶层金属的集成电路的制作方法，包括如下步骤
Si、在半导体基板的金属层上依次沉积刻蚀阻挡层、介电层和介电硬掩模层；
S2、在所述介电硬掩模层上旋涂第一光刻胶层，通过金属层光掩模版光刻形成沟槽图形；
S3、沿着所述沟槽图形向下刻蚀所述介电硬掩模层和部分刻蚀所述介电层，形成深度为20，000-40，000A的沟槽；然后，去除所述第一光刻胶层的剩余部分；
S4、在所述介电硬掩模层旋涂第二光刻胶层，通过通孔光掩模版光刻形成通孔图形和冗余沟槽图形，其中所述通孔图形位于所述半导体基板的金属层内的铜互连线上方区域；
S5、沿着所述通孔图形和冗余沟槽图形向下刻蚀所述介电层，通孔刻蚀至所述刻蚀阻挡层上表面；去除所述第二光刻胶层的剩余部分；继续刻蚀打开通孔底部所述刻蚀阻挡层，露出所述铜互连线，形成通孔和冗余沟槽；
S6、金属化超厚顶层金属层分别在所述通孔、所述沟槽和所述冗余沟槽内壁上沉积金属阻挡层和铜籽晶层；然后分别在所述通孔、所述沟槽和所述冗余沟槽内电镀填充金属铜；化学机械研磨平坦化，研磨至所述介电层去除多余金属，最终形成具有超厚互连线金属、互连通孔和浅冗余金属的超厚顶层金属层双大马士革结构。
本发明的另一种具有超厚顶层金属的集成电路的制作方法，包括如下步骤
Si、在半导体基板的金属层上依次沉积刻蚀阻挡层和介电层；
S2、在所述介电层上旋涂第一光刻胶层，通过金属层光掩模版光刻形成沟槽图形；
S3、沿着所述沟槽图形向下部分刻蚀所述介电层，形成深度为20，000-40, 000A的沟槽；然后，去除所述第一光刻胶层的剩余部分；
S4、在所述介电层旋涂第二光刻胶层，通过通孔光掩模版光刻形成通孔图形和冗余沟槽图形，其中所述通孔图形位于所述半导体基板的金属层内的铜互连线上方区域；
S5、沿着所述通孔图形和冗余沟槽图形向下刻蚀所述介电层，通孔刻蚀至所述刻蚀阻挡层上表面；去除所述第二光刻胶层的剩余部分；继续刻蚀打开通孔底部所述刻蚀阻挡层，露出所述铜互连线，形成通孔和冗余沟槽；
S6、金属化超厚顶层金属层分别在所述通孔、所述沟槽和所述冗余沟槽内壁上沉积金属阻挡层和铜籽晶层；然后分别在所述通孔、所述沟槽和所述冗余沟槽内电镀填充金属铜；化学机械研磨平坦化，研磨至所述介电层去除多余金属，最终形成具有超厚互连线金属、互连通孔和浅冗余金属的超厚顶层金属层双大马士革结构。
其中，所述超厚互连线金属的厚度为20，000-40，000A ；所述互连通孔的高度为 2，000-10，OOOA0
所述浅冗余金属厚度是所述互连通孔高度的1. 2-2倍。
所述步骤Sl中沉积刻蚀阻挡层和介电层的工艺为CVD沉积法。
所述步骤Sl中的刻蚀阻挡层的材料选自SiCN、SiN, SiC、SiCO中的一种或多种。
所述介电层的材料选自USG、FSG的一种或两种。
所述步骤S6中的金属阻挡层的材料选自TaN、Ta的一种或两种；所述金属阻挡层采用PVD沉积工艺；所述沉积铜籽晶层选用PVD沉积工艺。
所述步骤Sl中的介电硬掩模层的材料选自SiCN、SiN, SiC、SiCO、SiON中的一种或多种。
本发明具有超厚顶层金属的集成电路，其使用本发明的具有超厚顶层金属的集成电路的制作方法制成。
由上述技术方案可知，本发明提出一种具有超厚顶层金属的集成电路的制作方法及具有超厚顶层金属的集成电路的优点和积极效果在于本发明的制作方法中，将冗余结构图形填加到通孔光掩模版上，不在金属层光掩模版上添加冗余金属结构，也无须添加单独冗余金属光掩模版；并且，采用沟槽优先双大马士革工艺，形成浅冗余沟槽，进而形成厚度较薄的冗余金属，因此，本发明的方法能够兼容沟槽优先双大马士革工艺，不但制作工艺简单，而且在改善超厚顶层金属诱导的基板扭曲变形的同时不会恶化化学机械研磨工艺。
图1表示本发明的具有超厚顶层金属的集成电路的制作方法第一实施例中向基板上沉积刻蚀阻挡层、介电层和介电硬掩模层的结构示意图2表示本发明的具有超厚顶层金属的集成电路的制作方法第一实施例中向介电硬掩模层上旋涂第一光刻胶层并形成沟槽图形的结构示意图3表示本发明的具有超厚顶层金属的集成电路的制作方法第一实施例中刻蚀介电硬掩模层和部分介电层形成沟槽的结构示意图4表示本发明的具有超厚顶层金属的集成电路的制作方法第一实施例中向介电硬掩模层上旋涂第二光刻胶层并形成通孔图形和冗余沟槽图形的结构示意图5表示本发明的具有超厚顶层金属的集成电路的制作方法第一实施例中刻蚀介电层形成通孔和冗余沟槽的结构示意图6表示本发明的具有超厚顶层金属的集成电路的制作方法第一实施例中超厚顶层金属层金属化的结构示意图。
其中，主要附图标记说明如下
1基板5第二光刻胶层
2刻蚀阻挡层7超厚互连线金属
3介电层8浅冗余金属
4第一光刻胶层 9介电硬掩模层具体实施方式
实施例1
如图1至图6所示，本发明实施例1的具有超厚顶层金属的集成电路的制作方法，包括如下步骤
Si、在半导体基板1的金属层上依次沉积刻蚀阻挡层2、介电层3和介电硬掩模层 9 ；该Sl步骤中，沉积刻蚀阻挡层2以及介电层3的工艺可选择CVD沉积法，其中该刻蚀阻挡层2可选取SiCN、SiN, SiC、SiCO中的一种或多种，介电层3可选取USG、FSG中的一种或两种。半导体基板1的金属层内具有铜互连线11。介电硬掩模层9的材料选自SiCN、SiN、 SiC、SiCO、SiON中的一种或多种，使用介电硬掩模层9可增大调整后续通孔刻蚀控制冗余沟槽深度工艺窗口，有利于生成更浅的冗余沟槽深度，但要求冗余沟槽深于化学机械研磨去除的介电层高度。
S2、在介电硬掩模层9上旋涂第一光刻胶层4，通过金属层光掩模版光刻形成沟槽图形41。
S3、沿着沟槽图形41向下刻蚀介电硬掩模层9和部分介电层3，形成深度为 20，000-40，000A的沟槽31 ；然后，去除第一光刻胶层4的剩余部分。
S4、在介电硬掩模层9上旋涂第二光刻胶层5，通过通孔光掩模版光刻形成通孔图形51和冗余沟槽图形52，其中通孔图形51位于半导体基板1的金属层内的铜互连线11上方区域。
S5、沿着通孔图形51和冗余沟槽图形52向下刻蚀介电层3，通孔刻蚀至刻蚀阻挡层2上表面；去除第二光刻胶层5的剩余部分；继续刻蚀打开通孔底部刻蚀阻挡层2，露出铜互连线11，形成高度为2，000-10，000A的通孔61和厚度是互连通孔71高度的1. 2_2倍的冗余沟槽32。
S6、金属化超厚顶层金属层分别在通孔61、沟槽31和冗余沟槽32内壁上沉积金属阻挡层和铜籽晶层；分别在通孔61、沟槽31和冗余沟槽32内电镀填充金属铜；化学机械研磨金属铜，表面平坦化，研磨至介电层3去除多余金属，最终形成具有超厚互连线金属7、 互连通孔71和浅冗余金属8的超厚顶层金属层双大马士革结构。本发明中，浅冗余金属8 的深度相对于超厚互连线金属7的厚度来说比较浅，因此称之为浅冗余金属8 ；其中，金属阻挡层的材料选自TaN、Ta的一种或两种；沉积铜籽晶层可选用PVD沉积工艺。
实施例2
本发明实施例2的具有超厚顶层金属的集成电路的制作方法，与实施例1不同之处在于步骤Sl中，介电层3上不设置介电硬掩模层9 ；因此，步骤S2中，第一光刻胶层4直接旋涂于介电层3上；步骤S3中，刻蚀沟槽31时直接刻蚀部分介电层3 ；步骤S4中，第二光刻胶层5直接旋涂于介电层3上。该实施例2中与实施例1相同的部分这里不再赘述。
本发明的方法中，本发明的方法能够兼容沟槽优先双大马士革工艺，并且不在金属层光掩模版上添加冗余金属结构，也无须添加单独冗余金属光掩模版，因此制作工艺简单；同时，本发明的方法不会恶化化学机械研磨工艺。
实施例3
本发明的具有超厚顶层金属的集成电路，由本发明的具有超厚顶层金属的集成电路的制作方法制成，其具有超厚顶层金属，并且超厚顶层金属中具有浅冗余金属，因此能够改善超厚顶层金属诱导基板发生扭曲变形。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。
权利要求
1.一种具有超厚顶层金属的集成电路的制作方法，其特征在于，包括如下步骤51、在半导体基板(1)的金属层上依次沉积刻蚀阻挡层O)、介电层( 和介电硬掩模层⑶；52、在所述介电硬掩模层(9)上旋涂第一光刻胶层G)，通过金属层光掩模版光刻形成沟槽图形(41)；53、沿着所述沟槽图形向下刻蚀所述介电硬掩模层(9)和部分刻蚀所述介电层 (3)，形成深度为20，000-40，000A的沟槽(31)；然后，去除所述第一光刻胶层(4)的剩余部分；54、在所述介电硬掩模层(9)旋涂第二光刻胶层(5)，通过通孔光掩模版光刻形成通孔图形(51)和冗余沟槽图形(52)，其中所述通孔图形(51)位于所述半导体基板(1)的金属层内的铜互连线(11)上方区域；55、沿着所述通孔图形(51)和冗余沟槽图形(5 向下刻蚀所述介电层(3)，通孔刻蚀至所述刻蚀阻挡层( 上表面；去除所述第二光刻胶层(5)的剩余部分；继续刻蚀打开通孔底部所述刻蚀阻挡层O)，露出所述铜互连线(11)，形成通孔(61)和冗余沟槽(32)；56、金属化超厚顶层金属层分别在所述通孔(61)、所述沟槽(31)和所述冗余沟槽 (32)内壁上沉积金属阻挡层和铜籽晶层；然后分别在所述通孔(61)、所述沟槽(31)和所述冗余沟槽(3 内电镀填充金属铜；化学机械研磨平坦化，研磨至所述介电层C3)去除多余金属，最终形成具有超厚互连线金属(7)、互连通孔(71)和浅冗余金属(8)的超厚顶层金属层双大马士革结构。
2.一种具有超厚顶层金属的集成电路的制作方法，其特征在于，包括如下步骤51、在半导体基板(1)的金属层上依次沉积刻蚀阻挡层( 和介电层(3)52、在所述介电层C3)上旋涂第一光刻胶层G)，通过金属层光掩模版光刻形成沟槽图形 Gl)；53、沿着所述沟槽图形向下部分刻蚀所述介电层(3)，形成深度为 20，000-40，000A的沟槽(31)；然后，去除所述第一光刻胶层的剩余部分；54、在所述介电层C3)旋涂第二光刻胶层(5)，通过通孔光掩模版光刻形成通孔图形 (51)和冗余沟槽图形(52)，其中所述通孔图形(51)位于所述半导体基板(1)的金属层内的铜互连线(11)上方区域；55、沿着所述通孔图形(51)和冗余沟槽图形(5 向下刻蚀所述介电层(3)，通孔刻蚀至所述刻蚀阻挡层( 上表面；去除所述第二光刻胶层(5)的剩余部分；继续刻蚀打开通孔底部所述刻蚀阻挡层O)，露出所述铜互连线(11)，形成通孔(61)和冗余沟槽(32)；56、金属化超厚顶层金属层分别在所述通孔(61)、所述沟槽(31)和所述冗余沟槽 (32)内壁上沉积金属阻挡层和铜籽晶层；然后分别在所述通孔(61)、所述沟槽(31)和所述冗余沟槽(3 内电镀填充金属铜；化学机械研磨平坦化，研磨至所述介电层C3)去除多余金属，最终形成具有超厚互连线金属(7)、互连通孔(71)和浅冗余金属(8)的超厚顶层金属层双大马士革结构。
3.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述超厚互连线金属(7)的厚度为20，000-40，000A ；所述互连通孔(71)的高度为 2，000-10，OOOA0
4.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述浅冗余金属(8)厚度是所述互连通孔(71)高度的1. 2-2倍。
5.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述步骤Sl中沉积刻蚀阻挡层( 和介电层(3)的工艺为CVD沉积法。
6.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述步骤Sl中的刻蚀阻挡层O)的材料选自SiCN、SiN、SiC、SiCO中的一种或多种。
7.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述介电层(3)的材料选自USG、FSG的一种或两种。
8.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述步骤S6中，金属阻挡层的材料选TaN、Ta的一种或两种；所述金属阻挡层采用PVD沉积工艺；所述沉积铜籽晶层采用PVD沉积工艺。
9.如权利要求1所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述步骤Sl中的介电硬掩模层(9)的材料选自SiCN、SiN、SiC、SiCO、SiON中的一种或多种。
10.一种具有超厚顶层金属的集成电路，其特征在于使用如权利要求1-9之任一项所述的具有超厚顶层金属的集成电路的制作方法制成。
全文摘要
本发明提出一种具有超厚顶层金属的集成电路的制作方法及具有超厚顶层金属的集成电路，制作方法包括在半导体基板的金属层上依次沉积刻蚀阻挡层、介电层和介电硬掩模层；在介电硬掩模层上旋涂第一光刻胶层，通过金属层光掩模版光刻形成沟槽图形；刻蚀介电硬掩模层和部分刻蚀介电层，形成深度为20,000-40,000A的沟槽；在介电硬掩模层旋涂第二光刻胶层，通过通孔光掩模版光刻形成通孔图形和冗余沟槽图形；刻蚀介电层、阻挡层，露出铜互连线，形成通孔和冗余沟槽；金属化超厚顶层金属层。本发明的集成电路由本发明的方法制成。本发明能兼容沟槽优先双大马士革工艺，制作工艺简单，在改善超厚顶层金属诱导的基板扭曲变形的同时不会恶化研磨工艺。
文档编号H01L23/522GK102522367SQ20111039118
公开日2012年6月27日 申请日期2011年11月30日 优先权日2011年11月30日
发明者姬峰, 张亮, 李磊, 胡友存, 陈玉文 申请人:上海华力微电子有限公司