专利名称：无掩模光刻的剥离方法
技术领域：
本发明涉及半导体集成电路领域。
背景技术：
半导体集成电路(IC)工业经历了快速发展。IC材料和设计的技术进步产生了多个IC时代，其中，每个时代都具有比先前时代更小且更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性，并且对于将被实现的进步，需要IC处理和制造中的类似开发。在集成电路演进过程中，功能密度(即，每芯片面积中互连器件的数量)通常都在增加，同时几何尺寸(即，可使用制造处理创建的最小组件(或线))减小。为了实现用于半导体器件的更大功能密度和缩小的几何尺寸，已经提出和实施各种先进的光刻技术。无掩模光刻在这些先进的光刻工艺中，该无掩模光刻不需要光掩模实 施光刻工艺。例如，在电子束光刻工艺中，电子束以图案化方式发射到抗蚀材料上，从而该抗蚀材料曝光并将该抗蚀材料显影为图案化抗蚀掩模。然后，可以将图案化的抗蚀掩模用于图案化下部衬底的各层。无掩模光刻提供了诸如提高光刻分辨率和图案化精度的优点。然而，现有的无掩模光刻工艺还具有诸如较长的处理时间和较低的产量的缺点。因此，虽然现有的无掩模光刻工艺通常已经足以实现预期目的，但是不能在所有方面完全满足。
发明内容
根据本发明的一方面，提供一种制造半导体器件的方法，包括提供布局平面图；将所述布局平面图分割为多部分；对于所述布局平面图的所述多部分中的每个实施剥离工艺，从而生成所述布局平面图的多个剥离部分；以及将所述布局平面图的所述剥离部分发送给无掩模光刻装置。优选地，执行所述剥离工艺，使得使用多个数据处理器中的不同数据处理器实施用于所述布局平面图的每部分的所述剥离工艺，所述多个数据处理器同时操作以执行所述剥离工艺。优选地，该方法进一步包括在所述分割以前对所述布局平面图实施近似校正工艺。优选地，根据预置标准集合实施所述分割，从而优化所述分割。优选地，所述布局平面图包括多个集成电路(IC)部分，并且进一步包括在所述分割以前，将所述布局平面图的所述IC部分合并为单个文件，其中，对于所述单个文件实施所述分割。优选地，所述布局平面图包括多个集成电路(IC)部分，并且其中，以所述布局平面图中的所述多部分均对应于所述IC部分中的相应一个的方式实施所述分割。优选地，以至少将所述IC部分的子集进一步分割为所述布局平面图的两个或多部分的方式实施所述分割。
优选地，该方法进一步包括将所述布局平面图中的所述多个分离部分合并为单个合并文件，其中，所述发送包括将所述单个合并文件发送至所述无掩模光刻装置。优选地，所述无掩模光刻装置包括电子束光刻机。优选地，该方法进一步包括基于所述布局平面图的所述剥离部分对衬底实施无掩模光刻工艺。根据本发明的另一方面，提供一种实施无掩模光刻工艺的方法，包括接收用于集成电路(IC)器件的计算机布局文件，所述布局文件包括多个IC部分；将所述计算机布局文件分为多个子文件，其中，每个子文件包括多层；使用多个计算机处理器同时剥离所述多个子文件，从而生成多个剥离的子文件；以及将所述多个剥离的子文件传输至无掩模光刻系统。优选地，以通过所述计算机处理器中的不同计算机处理器剥离所述子文件中的每个的方式实施所述剥离。
·
优选地，该方法进一步包括在所述分为多个子文件以前对所述计算机布局文件实施近似校正工艺；以及在所述传输以后，使用所述无掩模光刻系统实施无掩模光刻工艺。优选地,所述无掩模光刻系统包括一个或多个电子束光刻机。优选地，其中，以将所述IC部分中的每个分为一个或多个所述子文件的方式实施将所述计算机布局文件分为多个子文件。优选地，将所述计算机布局文件分为多个子文件包括响应于一列因素分所述计算机布局文件，所述一列因素选自由所述计算机布局文件的图案密度分布和所述IC部分中的每个的相应尺寸所组成的组。根据本发明的再一方面，提供一种包括非临时的、实际计算机可读存储介质的装置，所述计算机可读存储介质存储计算机程序，其中，所述计算机程序包括指令，当执行指令时，实施以下步骤提供集成电路(IC)布局文件，所述IC布局文件包括多个IC模块；将所述IC布局文件划分为多个分割文件；对于所述分割文件同时实施多个剥离工艺，其中，每个分割文件经受剥离工艺，通过多个计算机处理器中的不同计算机处理器实施所述剥离工艺；以及将实施的分离文件发送至无掩模光刻系统。优选地，所述计算机程序包括指令，当执行所述指令时，进一步实施以下步骤对于所述IC布局文件实施近似校正工艺；以及对于所述IC布局文件和所述多个分割文件之
一实施合并工艺。优选地,所述无掩模光刻系统包括一个或多个电子束光刻机。优选地，以所述IC模块中的每个对应于一个或多个分割文件的方式实施所述划分，并且其中，根据预置优化标准的集合实施所述划分。
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的多方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图I为示出根据本发明的一个实施例制造半导体器件的方法的流程图。
图2至图5示出了根据图I的实施例在各个处理阶段的集成电路(IC)布局的平面图。图6为示出了根据本发明的可选实施例制造半导体器件的方法的流程图。图7示出了根据图6的实施例在处理阶段的IC布局的平面图。图8为示出根据本发明的又一个实施例制造半导体器件的方法的流程图。图9至图10示出了根据图8的实施例在处理的各个制造阶段的IC布局的平面图。·
图11和图12为根据本发明的各个方面的无掩模光刻系统的简化结构图。图13为经受无掩模光刻工艺的衬底的简化的俯视图。图14为示出根据本发明的各个方面实施无掩模光刻工艺的方法的流程图。
具体实施例方式据了解为了实施各个实施例的不同部件，以下发明提供了许多不同的实施例或示例。以下描述元件和布置的特定示例以简化本发明。当然这些仅仅是示例并不打算限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一和第二部件以直接接触形成的实施例，并且也可包括其中额外的部件形成在第一和第二部件之间的实施例，使得第一和第二部件不直接接触。另外，本发明可在各个示例中重复参照数字和/或字母。该重复是为了简明和清楚，而且其本身没有规定所述各种实施例和/或结构之间的关系。当半导体制造技术不断发展时，已经利用无掩模光刻工艺来达到提高功能密度和减小器件尺寸。无掩模光刻的一种形式为电子束光刻。在电子束光刻中，电子束装置以图案化方式发射电子束，该电子束越过覆盖有抗蚀膜的衬底的表面。可以将该工艺称作曝光工艺。该电子束装置还选择地去除抗蚀膜的曝光区域或未曝光区域。可以将该工艺称作显影工艺。抗蚀膜的显影导致图案化抗蚀膜，将该图案化的抗蚀膜用作图案化掩模，从而在随后的制造工艺中将图案化其下的衬底。无掩模光刻工艺克服了光的衍射极限，该光衍射极限是传统光刻工艺的瓶颈。因此，与传统的光刻工艺相比较，无掩模光刻可以提供诸如提高分辨率和提高精度的优点。然而，无掩模光刻工艺可以具有某些缺点，例如，较长的处理时间和较低的产量。这些缺点在主流的大量半导体制造中阻碍采用无掩模光刻。本发明提供了各种方法和技术，从而改善了无掩模光刻速度，以下结合图I至图10讨论了各种方法和技术。根据本发明的实施例，在图I中作为流程图示出无掩模制造方法100。方法100包括框110至170，以下更详细地讨论了这些框中的每个。在框110中，为集成电路(IC)提供了布局平面图或布局设计。IC布局平面图可以包括多个半导体部件。可以将IC布局平面图生成为计算机文件，例如，作为图形数据库系统(GDS)型文件或作为打开艺术品系统交换标准(Open Artwork System Interchange Standard) (OASIS)类型文件。GDS 或 OASIS文件为数据库文件，将该数据库文件用作IC布局布线图的数据交换。例如，这些文件可以具有二进制文件格式，该二进制文件格式用于表示IC布局的平面几何形状、文本标注、以及IC布局的其他布局信息。⑶S或OASIS文件均可以包括多层。可以将⑶S或OASIS用于重建IC布局布线图，并且同样地，可以在各个制造工具之间进行传输或共享。为了提供实例，在图2中示出了简化的IC布局平面图200。IC布局平面图200包括多个电路部分或模块210至217。在所示的实施例中，部分210至260是不同逻辑模块，并且部分270为框架，逻辑模块210至260位于框架内部。应该理解，电路部分210至260可以具有变化的尺寸。该尺寸可能指的是电路部分210至260的实际尺寸或者在每个部分中所包含的数据量。例如，如图2所示，部分220和230可以具有比其他部分更大的尺寸。再次参考图1，方法100包括框120，其中，对于在框110中所生成的IC布局平面图实施近似校正工艺。近似校正工艺为光刻提高技术，可以将该近似校正工艺用于补偿由于工艺缺陷所导致的图像误差。例如，在实施无掩模光刻工艺期间的电子散射可能对衬底的区域产生不利影响，该衬底的区域位于通过电子束曝光的区域附近。因此，这些邻近区域可能不慎被曝光，从而导致期望曝光图案改变。为了补偿这些图像误差，可以在无掩模光刻工艺中采用近似校正技术，例如，剂量修改、形状修改、或者背景校正曝光。在框120中实施近似校正工艺有利于使所制造的半导体部件图案更精确地类似于期望图案。方法100包括框130，其中，将布局平面图的所有部分合并为一个文件。因为独立电路部分210至260与框架270结合为单个合并的文件200A，所以在图3中示出了该 合并的文件。对于传统的无掩模光刻工艺来说，然后，合并的文件经受剥离工艺(stripingprocess)(以下更详细地描述的)。然而，因为合并的文件可能包括大量的数据，所以合并文件200A尺寸相对较大。同样地，实施剥离工艺可能花费较长时间。这延长了周期时间并推高了制造成本。此外，在剥离工艺中可能需要特定工艺硬件来处理大量数据。例如，可能需要具有大量存储器的计算机服务器作为处理硬件的部分。这种硬件可能很昂贵，从而进一步增加了制造成本。再次参考图1，为了避免以上所讨论的这些问题，方法100包括框140，从而对于合并的文件实施分割工艺。在图4中示出了该分割工艺，其中，将包含电路部分210至270的合并文件200A(图3)划分或者分割为两个图块300A和300B。图块300A包括电路部分210和250，和电路部分220和230的一部分。图块300B包括电路部分240和260，和电路部分220和230的一部分。由于图块300A至300B均仅包括合并文件200A的一部分(并且因此，仅包括其数据的一部分)，所以图块300A至300B具有比合并文件200A更小的尺寸。因此，图块300A至300B更容易处理并且可能不需要特定处理硬件。应该理解，以非随机方式实施图I的框140的分割工艺。即，可以根据预定义的优化标准的集合实施分割工艺。优化标准可以包括IC芯片的图案分布密度概图(profile)，该图案分布密度概图与合并文件200A相对应。例如，IC芯片的一些区域可以具有比芯片的其他区域更大的图案密度(每单位面积上更多的半导体部件图案)。区域的图案密度与包含在该区域内的数据量相关联。因此，具有更大图案密度的IC区域与具有更低图案密度的区域相比较数据尺寸更大。可以考虑这些图案密度实施分割工艺。例如，如果IC芯片的左侧具有比右侧更大的图案密度，则可以以下面的方式实施该分割工艺图块300A(芯片的左侧)具有比图块300B (芯片的右侧)更小的面积。优化标准的另一实例包括独立IC部分210至270的尺寸。可以以上文结合图案密度所述的类似的方式，还考虑IC部分的尺寸实施分割工艺。应该理解，存在其他适当的优化标准，但是为了简明，这里没有讨论该其他适当的优化标准。再次参考图1，方法100包括框150，其中，对于独立图块中的每个实施剥离工艺。在图5中示出了该剥离工艺，图5示出了均分别通过多个条带320A和320B所剥离的图块300A和300B。在实施例中，条带320A至320B对应于诸如电子束的辐射能量束的阵列，可以在稍后的光刻工艺中发射该辐射能量束。条带中的每个可以具有几微米的宽度(在图5中水平测量的)。条带的长度(在图5中垂直测量的)可以横跨整个IC芯片或基本上越过整个IC芯片延伸，即，从IC芯片的底边至顶边。在实施例中，以分布式方式实施剥离工艺。例如，通过诸如计算机服务器的一个计算机处理工具实施图块300A的剥离工艺，而通过不同的计算机处理工具实施图块300B的剥离工艺。可以同时实施这些剥离工艺。换句话说，负责分离图块300A的计算机服务器可以与负责分离图块300B的计算机服务器同时运行。由于每个服务器现在仅处理与总的合并文件相关联的数据的一部分，所以剥离任务的分配降低了位于每台独立服务器上的处理负载。彼此并行运行的多台计算机服务器可以大幅降低剥离工艺时间，从而提高了制造速度并且降低了制造成本。此外，计算机服务器不再需要大量存储器以处理更小的数据尺寸。因此，可以利用便宜的计算机服务器来实施以上所讨论的剥离任务。应该理解，可以均完全剥离图块300A和300B，但是为了简明和清楚，这里，将图块300A和300B示出为部分剥离。’再次参考图1，可以将方法的框110至150视为离线处理。即，通过制造工具实施框110至150，该制造工具不是无掩模光刻工具本身的一部分。例如，可以通过一台或多台计算机服务器运行计算机软件指令来实施框110至150。在完成框150的执行以后，将数据(与布局平面图的分离图块相对应)传输到无掩模光刻工具或系统。在实施例中，无掩模光刻工具或系统包括电子束光刻装置，以下将参考图11至图13更详细地描述无掩模光刻工具或系统的细节。无掩模光刻装置实施方法100的框160和170，并且同样地，将框160和170称作在线处理。应该理解，由于现在，可以以较小的信息块传输数据，所以将总布局平面图划分为多个独立部分还可以降低数据传输带宽。在框160中，对于接收的文件实施无掩模光刻工艺。在实施例中，无掩模光刻工艺包括捕捉(snapping)、抖动、和/或射束校正处理。此后，在框170中实施无掩模光刻写入工艺。无掩模光刻写入工艺可以包括电子束工艺，其中，使用电子束阵列，从而根据通过离线工艺所生成的(和通过框160处理的)剥离布局文件将图像图案写到衬底或晶圆上。图6为根据本发明的可选实施例以流程图示出的无掩模制造方法400。方法400包括框410至470，以下详细描述这些框的细节。在框410中，为IC提供了 IC布局平面图。为了简明，将图2的布局平面图用于示出与框410相关联的布局平面图。框410基本上与图I的框110类似，因此，为了简明，这里没有讨论其执行的细节。方法400还包括框420，其中，对于布局平面图实施近似校正工艺。框420基本上与图I的框120类似，因此，这里没有讨论其执行的细节。方法400包括框430，其中，对于布局平面图部分中的每个实施剥离工艺。在图7中示出了该剥离工艺，其中，逻辑模块210至260和框架270均经历剥离工艺。该剥离工艺与以上参考图5所讨论的剥离工艺类似。在实施例中，通过多个数据处理单元或计算机服务器中的不同数据处理单元或计算机服务器处理这些电路部分210至270中的每个的剥离工艺。与在图5中所示的实施例类似地，这些计算机服务器并行工作，从而同时执行剥离工艺。换句话说，在图6中的框430的剥离工艺为分布式工艺。因此，框430的剥离工艺还获得优点，例如，缩短周期时间、对于计算机服务器的较低的要求、以及降低的制造成本。然后，方法400经历框440A或框440B。在框440A中，保持电路部分210至270中的每个的分离图块。因此，没有实施合并工艺。在框440B中，以每道辐射束的分离顺序来合并电路部分210至270的分离图块。更详细地，每个分离图块可以包含文件名称、文件头、或者查询表中的中间掩模区域布局信息。多个垂直对准的分离图块可以合并为单条带。框440A和图440B表示两个不同的实施例，在将数据发送至在线处理工具(无掩模光刻系统)以前，其中一个保持分离图块(而不是合并图块)，另一个合并分离图块。接下来，框460和470的在线工艺分别与图I的框160和170的在线工艺类似。即，对于从离线工具所接收的数据实施无掩模光刻数据处理，并且随后，根据布局平面图实施无掩模光刻写入工艺，从而将IC的图像图案传输至晶圆。图8为根据本发明的另一可选实施例以流程图示出的无掩模制造方法600。方法600包括框610至670，以下讨论了这些框的细节。在框610中，为IC提供了 IC布局平面图。为了简明，图2的布局平面图用于示出与框610相关联的布局平面图。框610基本上 与图I的框110类似，因此，为了简明，这里没有讨论其实施细节。方法600还包括框620，其中，对于布局平面图实施近似校正工艺。框620基本上与图I的框120类似，因此，这里没有讨论其实施细节。方法600包括框630，其中，对于电路部分的子集实施分割工艺。将电路部分的每个子集分割为多个子部分。在图9中示出了该分割工艺，其中，将电路部分220分割为子部分220A和220B，并且将电路部分230分割为子部分230A和230B。在所示的实施例中，电路部分220和230尺寸大于剩余的电路部分210和240至260，因此，在所示实施例中，选择电路部分220至230作为要分割的候选。另外，电路部分220至230的分割可以基于优化标准的集合，例如，电路部分的图案密度和/或这些部分的器件尺寸。在其他实施例中，可以根据可选的标准或考虑因素选择要分割的其他电路部分。再次参考图8，方法600包括框640，其中，对于电路部分和分割的子部分中的每个实施剥离工艺。在图10中示出了该剥离工艺，其中，电路部分210和240至270和分割的子部分220A至220B和230A至230B均经受剥离工艺。该剥离工艺与以上参考图5所讨论的剥离工艺类似。在实施例中，通过多个数据处理单元或计算机服务器中的不同数据处理单元或计算机服务器处理用于这些电路部分和子部分中的每个的剥离工艺。与图5中所示的实施例类似地，这些计算机服务器并行工作，从而同时实施剥离工艺。换句话说，在图8中的框640的剥离工艺为分布式工艺。因此，框640的剥离工艺还获得多个优点，例如，缩短周期时间、对计算机服务器的更低要求、以及降低的制造成本。然后，方法600前进到框650A或框650B。在框650A中，保持电路部分210至270中的每个的分离图块。因此，没有实施合并工艺。在框650B中，通过每道射束的分离顺序合并电路部分210至270的分离部分。换句话说，框650A和650B表示两个不同的实施例，在将该数据送至在线处理工具(无掩模光刻系统)以前，其中一个保持分离图块(而不是合并它们)，并且另一个合并分离图块。接下来，框660和670的在线工艺分别与图I的框160和170的在线工艺类似。即，对从离线工具所接收到的数据实施无掩模光刻数据处理，并且随后，根据布局平面图实施无掩模光刻写入工艺，从而将IC的图像图案传输至衬底。图11为根据本发明的实施例的无掩模光刻装置的简化结构图。如以下更详细地讨论的，光刻装置700具有多个写入腔，每个写入腔被设计为提供多道辐射束；和电路数据路径，将电路图案数据提供给写入腔中的每个。无掩模光刻装置700包括多个写入腔(扫描或图案化腔)712，从而图案化晶圆。在所示的实施例中，无掩模光刻装置700包括集成在一起的写入腔712A、712B、712C、以及712D。写入腔712A至712D在结构方面基本上彼此相同，并结合图12进一步描述该写入腔。参考图12，写入腔712包括主(真空)腔722，用于图案化(或写入)。主腔722具有晶圆台724，该晶圆台在图案化工艺期间可操作地固定和操作衬底(或晶圆)726。晶圆涂覆有对辐射能量敏感的成像层。在一个实施例中，辐射能量包括电子束。主腔722可以进一步包括各个真空泵(这里没有示出)，从而使主真空腔保持在写入工艺的某一低压水平。主腔722包括多束模块728，以提供多辐射束，从而写入晶圆726。例如，将多辐射束引导至晶圆726的不同区域(域)，从而使得每道辐射束可操作地将期望图案写入晶圆的域。在一个实施例中，多束模块728包括多柱单元，该多柱单元具有集成在一起的多个柱。 例如，多柱单元包括微型柱的集合，该微型柱被配置并被间隔开，从而可操作地同时将多道辐射束写入晶圆。多柱单元的每个柱可以包括提供辐射能量(能量束)的源。如稍前所述的，在一个实施例中，辐射能量包括电子束(e束)。例如，电子束源包括热离子类型或场致发射类型的电子枪。每个柱还包括聚束透镜系统，从而再分布来自源的电子束。每个柱还包括扫描偏转器，例如，静电偏转器，从而以光栅扫描或矢量扫描的扫描模式控制扫描。每个柱还包括物镜，例如，电磁极和/或静电部件，从而将电子束投射到晶圆上。多个柱可以共享一个集成的电子源，从而提供多个电子束。可选地，多束模块728可以包括单柱，该单柱可操作地控制扫描的多个电子束。例如，将单柱配置为将多个电子束引导至不同域并以同步模式控制扫描的多个电子束。另外，主腔722可以配置有各种传感器(未示出)，例如监控对准和辅助对准的对准传感器，和/或监控调平的调平传感器。主腔722还包括用于晶圆传输的写入腔712的负载锁止腔(样品加载腔(Ioadlock)) 732的阀门730。样品加载腔732包括机械手，从而通过阀门730将晶圆送入主腔和/或通过阀门730从主腔接收晶圆。在另一个实施例中，样品加载腔732包括用于有效传输晶圆的两个晶圆处理机械手734和736。样品加载腔732还可以包括预对准的晶圆台。样品加载腔可以进一步包括一个或多个传感器，例如，预对准传感器，从而辅助晶圆预对准工艺。在另一个实施例中，样品加载腔732包括两个晶圆台738和740，这两个晶圆台被适当地配置为有效地传输晶圆。样品加载腔732进一步包括第二阀门742，从而接收写入的晶圆或者在写入以后，送出晶圆。样品加载腔还可以包括一个或多个泵，该泵被配置为使样品加载腔的压力保持在适当水平。根据各个实施例，可选地，辐射能量可以包括离子束、紫外线(UV)束、或者远紫外线(EUV)束。要图案化的晶圆726可以为半导体晶圆，该半导体晶圆包含硅、锗、金刚石、或者化合物半导体。可选地，该半导体晶圆可以包括其他类型的衬底，例如，用于薄膜晶体管液晶显示(TFT LCD)器件的玻璃或用于光掩模的熔融的氟化硅/氟化钙。晶圆726可以包括形成在其上的多层，每层均具有图案化结构。晶圆726涂覆有对在图案化工艺中所使用的辐射能量敏感的成像层。例如，成像层对电子束、离子束、UV束、或者EUV束敏感。在图3所示的实例中，晶圆726包括多个区域(域)752。可以通过实施多道辐射束和来自数据路径的电路图案数据集将在电路图案数据集(电路数据文件或写入数据文件)中所提供的电路图案写入每个域。控制多道辐射束，从而同时将电路图案写入多个域。在一个实例中，域尺寸为约26毫米(mm) X 33mm或者更小。再次参考图11，无掩模光刻装置700包括界面744，被设计为在多个写入腔712之间的界面；和跟踪单元(未示出)，与无掩模光刻装置连接。跟踪单元被设计为对于晶圆和位于晶圆上的成像层实施各种工艺。在一个实施例中，将跟踪单元和无掩模光刻装置集成在一起用于有效晶圆光刻处理。 在一个实例中，对成像层和衬底的这些处理可以包括使衬底涂覆有成像层，烘焙成像层，并且将成像层显影。界面可以包括主机械手(未示出)，该主机械手可操作地在跟踪单元和每个写入腔之间传送衬底。在各个实施例中，无掩模光刻装置700可以进一步包括缓冲空间，位于界面、跟踪单元、或者在界面和跟踪单元之间的区域中，从而存储要传送到无掩模光刻装置700或要传送出无掩模光刻装置的衬底。
在一个实施例中，各个主腔、样品加载腔、以及界面可以保持在不同压力水平。例如，样品加载腔可以保持在高于主腔的压力水平。界面可以保持在大气压力下。在另一个实施例中，界面可以保持在具有高于样品加载腔的压力的压力的低真空状态。还参考图11，无掩模光刻装置700进一步包括数据路径746，从而将来自数据服务器748的电路图案数据集传输到无掩模光刻装置700中。在实施例中，数据服务器748包括一个或多个计算机服务器，该计算机服务器用于执行以上结合图I、图6、以及图8所讨论的离线工艺。在实施例中，数据服务器748包括非临时的、实际的计算机可读存储介质，该计算机可读存储介质存储计算机程序，其中，计算机程序包括指令，当执行该指令时，实施以上所讨论的方法100、400、以及600。电路图案数据具有要在衬底上成像的集成电路图案的信息，尤其，要在位于晶圆上的成像层上形成该集成电路图案，该晶圆位于多个写入腔中的每个内。数据路径可以包括用于数据传输的适当物理部件。例如，数据路径746包括光纤，从而实施在数据服务器748和无掩模光刻装置700之间的数据传输。另外，无掩模光刻装置700可以包括缓冲数据库(未示出)，从而在将数据分配到多个写入腔712以前，存储电路图案数据集的一部分。例如，可以将动态随机存取存储器(DRAM)介质用于存储电路图案数据。无掩模光刻装置700可以包括计算能力集合，该计算能力集合可以为场可编程门阵列(FPGA)、图形处理单元(GPU)、中央处理单元(CPU)、或者任何其他专用集成电路(ASIC)解决方案，从而对布局数据进行解压、多路分解并且对于工艺和设备引起的临界尺寸(⑶)、覆盖(overlay)和拼接误差实时进行校正。在一个实施例中，装置包括两个缓冲数据库集合，一个用于电流写入并且另一个用于加载下一个电路图案数据集。数据服务器748可以为数据中心，例如，具有数据库的计算机，从而存储集成电路设计数据(例如，出带数据(tapeout data))并将适当的电路设计数据提供给无掩模光刻装置。数据服务器748可以包括中央处理单元(CPU)、随机存储器(RAM)、以及其他适当模块。在另一个实施例中，数据服务器748包括存储介质，该存储介质大到足以存储不同电路设计的各种图案设计。在一个实施例中，无掩模光刻装置700进一步包括时钟模块750，连接至多个写入腔；和机械装置，从而通过时钟线将时钟信号提供给无掩模光刻装置的多个写入腔，从而使多个写入腔的写入工艺和位于主腔中的晶圆台同步，从而使得通过写入腔将电路图案数据集分别写入各个晶圆，而且，以同步模式写入每个晶圆的各个域。可以由数据服务器提供时钟信号或者可选地，由与无掩模光刻装置700集成或连接的其他适当控制模块提供该时钟信号。在一个实例中，可以通过电路生成时钟信号。在另一个实例中，可以通过基于石英晶体振荡的内在频率的电路生成时钟信号。在另一个实施例中，另外，每个写入腔可以包括腔数据库，从而存储电路图案数据的一部分。在另一个实施例中，无掩模光刻装置700进一步包括在其各个位置的内部所集成的一个或多个计算机(未示出)。连接计算机，从而控制和调节装置700的各种处理功倉泛。图14示出了用于根据本发明的各方面实施无掩模光刻工艺的方法900的流程图。方法900包括框910，其中，提供布局平面图。可以对布局平面图实施近似校正工艺。布局平面图包含多个电路部分。方法900包括框920，其中，将布局平面图分割为多个部分。可以根据预定义标准的集合分割布局平面图，从而优化分割工艺。方法900包括框930，其中，对于布局平面图的多部分中的每个实施剥离工艺，从而生成布局平面图的多个剥离部 分(striped portion，或分离部分)。使用多个数据处理器中的不同数据处理器实施用于布局平面图的每个部分的剥离工艺，该多个数据处理器同时运行，从而实施剥离工艺。方法900包括框940，其中，将布局平面图的剥离部分发送至无掩模光刻装置。无掩模光刻装置可以包括电子束光刻装置。与传统的光刻工艺相比较，实施以上所讨论的无掩模光刻的各个实施例提供了多个优点，应该理解，其他实施例可以提供不同优点，并没有哪个特定优点是所有实施例都要具备的。多个优点之一是可以更有效地实施剥离工艺。即，将较大布局文件分割为多个较小的文件，并且对于较小文件中的每个实施剥离工艺。这还允许多个数据处理单元同时用于实施剥离工艺，因此，降低了总周期时间，并且还减小了数据传输带宽。在将条带分解为更小的分离图块的实施例中，更小的分离图块也提供了分离分配的灵活性。本发明的宽泛形式之一涉及制造半导体器件的方法。该方法包括提供布局平面图；将布局平面图划分为多部分；对于布局平面图的多部分中的每个实施剥离工艺，从而生成布局平面图的多个分离部分；以及将布局平面图的分离部分发送给无掩模光刻装置。本发明的宽泛形式中的另一个涉及实施无掩模光刻工艺的方法。该方法包括接收用于集成电路(IC)器件的计算机布局文件，该布局文件包括多个IC部分；将计算机布局文件分离为多个子文件；使用多个计算机处理器同时分离多个子文件，从而生成多个分离的子文件；以及将多个分离的子文件传送至无掩模光刻系统。本发明的宽泛形式中的又一个涉及包括非临时的、实际的计算机可读存储介质的装置，该计算机可读存储介质存储计算机程序，其中，计算机程序包括指令，当执行该指令时，实施以下工艺提供集成电路(IC)布局文件，该IC布局文件包括多个IC模块；将1(布局文件划分为多个分割文件；对于分割文件同时实施多个剥离工艺，其中，每个分割文件经受通过多个计算机处理器中的不同计算机处理器所执行的剥离工艺；以及将所执行的分割文件发送至无掩模光刻系统。上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解所附的详细描述。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍的实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的主旨和范围，并且在不背离本发明的主旨和范围的情况下，可以进行多种变化、替换以及改变。·
权利要求
1.一种制造半导体器件的方法，包括 提供布局平面图； 将所述布局平面图分割为多部分； 对于所述布局平面图的所述多部分中的每个实施剥离工艺，从而生成所述布局平面图的多个剥离部分；以及 将所述布局平面图的所述剥离部分发送给无掩模光刻装置。
2.根据权利要求I所述的方法，其中，执行所述剥离工艺，使得使用多个数据处理器中的不同数据处理器实施用于所述布局平面图的每部分的所述剥离工艺，所述多个数据处理器同时操作以执行所述剥离工艺。
3.根据权利要求I所述的方法，进一步包括在所述分割以前对所述布局平面图实施近似校正工艺。
4.根据权利要求I所述的方法，其中，根据预置标准集合实施所述分割，从而优化所述分割。
5.根据权利要求I所述的方法，其中，所述布局平面图包括多个集成电路(IC)部分，并且进一步包括在所述分割以前，将所述布局平面图的所述IC部分合并为单个文件，其中，对于所述单个文件实施所述分割。
6.根据权利要求I所述的方法，其中，所述布局平面图包括多个集成电路(IC)部分，并且其中，以所述布局平面图中的所述多部分均对应于所述IC部分中的相应一个的方式实施所述分割。
7.根据权利要求6所述的方法，其中，以至少将所述IC部分的子集进一步分割为所述布局平面图的两个或多部分的方式实施所述分割。
8.根据权利要求I所述的方法，进一步包括将所述布局平面图中的所述多个分离部分合并为单个合并文件，其中，所述发送包括将所述单个合并文件发送至所述无掩模光刻装置。
9.一种实施无掩模光刻工艺的方法，包括 接收用于集成电路(IC)器件的计算机布局文件，所述布局文件包括多个IC部分； 将所述计算机布局文件分为多个子文件，其中，每个子文件包括多层； 使用多个计算机处理器同时剥离所述多个子文件，从而生成多个剥离的子文件；以及 将所述多个剥离的子文件传输至无掩模光刻系统。
10.一种包括非临时的、实际计算机可读存储介质的装置，所述计算机可读存储介质存储计算机程序，其中，所述计算机程序包括指令，当执行指令时，实施以下步骤 提供集成电路(IC)布局文件，所述IC布局文件包括多个IC模块； 将所述IC布局文件划分为多个分割文件； 对于所述分割文件同时实施多个剥离工艺，其中，每个分割文件经受剥离工艺，通过多个计算机处理器中的不同计算机处理器实施所述剥离工艺；以及将实施的分离文件发送至无掩模光刻系统。
全文摘要
本发明公开一种无掩模光刻的剥离方法。本发明涉及实施无掩模光刻工艺的方法。该方法包括接收用于集成电路(IC)器件的计算机布局文件。布局文件包括多个IC部分。该方法包括将计算机布局文件分为多个子文件。该方法包括使用多个计算机处理器同时分离多个子文件，从而生成多个分离的子文件。该方法包括将多个分离的子文件传送到无掩模光刻系统。
文档编号H01L21/027GK102983068SQ201110404918
公开日2013年3月20日 申请日期2011年12月7日 优先权日2011年9月6日
发明者王宏钧, 林子钦, 郑年富, 陈政宏, 黄文俊, 刘如淦 申请人:台湾积体电路制造股份有限公司