专利名称：用于收发器封装的互连图案的制作方法
用于收发器封装的互连图案
背景技术：
本申请涉及封装设计，更具体地涉及用于高性能装置诸如高速差分信号收发器对和存储器接口的电互连的图案。如本领域所公知的，这种接口通常使用球栅阵列(BGA)或针栅阵列(PGA)实现。BGA是位于封装表面上的焊球或焊料块的面阵列。PGA是位于封装表面之下的插针的面阵列。BGA或PGA被用于将封装连接至下一级封装。请参见R. R. Tummala的“Fundamentals of Microsystems Packaging (微型系统.封装基石出)，，中的第 67 页、第 68页、279-281页、680-682页、第925页(McGraw-Hill，2001)，其全部内容通过引用并入本文。为了方便起见，在下文中术语“触点(contact) ”或“互连(interconnect) ”用于指焊球、焊料块和互连的插针以及类似的连接件。在设计高速差分信号接口时，重要的是实现标准差分阻抗以及高速差分信号互连之间的良好隔离。实际上是使用尽可能多的接地触点来包围每对高速差分信号触点。然 而，这导致使用大量的接地触点，其结果是诸如需要大量接地触点与大量I/o触点之间的平衡、接地触点数量与性能之间的平衡，和/或增大互连封装的尺寸。图IA和图IB描绘了两个互连布置，其中每对差分信号被接地触点包围。如图IA所示，触点的直线阵列100包括沿互连封装的边缘110延伸的接地触点102、差分信号接收触点对104和差分信号发送触点对106。显而易见地，每对差分触点104或106被十个接地触点102包围。图IA中所示的图案是重复的图案，该重复的图案通过将矩形框108所限定的十二个触点的图案步进重复而形成。显而易见地，该矩形框包含两对信号触点104、106以及八个接地触点，从而信号与接地之比为2:8。如图IB所示,触点的直线阵列120包括沿BGA封装的边缘130延伸的接地触点122、差分信号接收触点对124和差分信号发送触点对126。显而易见地，每对差分触点124或126被六个接地触点122包围。图IB所示的图案是重复的图案，该重复的图案通过将矩形框128所限定的八个触点的图案步进重复而形成。显而易见地，该矩形框包含两对信号触点124、126以及四个接地触点122，从而信号与接地之比为2:4。在对差分阻抗或耦合系数的影响非常小的情况下，接地触点的数量减少了 50%。进一步努力减少接地触点的数量没有那么成功。图IC描绘了一种这样的努力，其中触点的直线阵列140包括沿互连封装的边缘150延伸的接地触点142、差分信号接收触点对144和差分信号发送触点对146。图IC所示的图案是重复的图案，该重复的图案通过将平行四边形148所限定的十二个触点的图案步进重复而形成。显而易见地，该平行四边形包含四对信号触点144、146以及四个接地触点，从而信号与接地之比为2:2。在一些实现方案中，为了改善对信号发送触点146的使用，在紧邻边缘150的行中不存在两个接地触点。尽管图IC的图案已经将接地触点的数量减少了 50%，但是这付出了代价。电路模拟指出相较于图IA的图案，具有两个接地触点的图案的差分阻抗增加了约10%，耦合系数增加了约15倍
发明内容
本发明针对互连图案，其相对于现有技术图案减少了接地触点的数量但提高了性倉泛。在本发明的一个实施方式中，信号触点和接地触点位于行和列的直线阵列中，该直线阵列具有沿互连封装诸如BGA封装的至少一个边缘的至少两个平行的行。在一行中，多个接地触点中的每个位于两对用于接收差分信号的触点之间。在第二行中，多个接地触点中的每个位于两对用于发送差分信号的触点之间，并且第二行中的接地触点相对于第一行中的接地触点偏移一列(或一个触点)。还可使用附加的成对的行。
在本发明的其它实施方式中，信号触点和接地触点位于行和列的直线阵列中，该直线阵列具有沿封装的至少一个边缘的三个平行的行。在第一行中，接地触点与用于接收差分信号的触点交替，在第二行中，接地触点与用于发送差分信号的触点交替。第三行触点位于第一行与第二行之间并且包含与用于发送差分信号的触点交替的、用于接收差分信号的触点。在第二实施方式中，第二行中的触点相对于第一行中的接地触点偏移一列(或一个触点)；第三行中的接收触点与第一行中的接收触点位于相同的列中；以及第三行中的发送触点与第二行中的发送触点位于相同的列中。每对用于接收差分信号的触点由第一行中的触点和与第一行中的触点位于相同列的、第三行中的触点形成，以及每对用于发送差分信号的触点由第二行中的触点和与第二行中的触点位于相同列的、第三行中的触点形成。在第三实施方式中，第二行中的接地触点相对于第一行中的接地触点偏移一列(或一个触点);第三行中的接收触点相对于第一行中的接收触点偏移一列(或一个触点);以及第三行中的发送触点相对于第二行中的发送触点偏移一列(或一个触点)。每对用于接收差分信号的触点由第一行中的触点和相对于第一行中的触点偏移一列(或一个触点)的、第三行中的触点形成；以及每对用于发送差分信号的触点由第二行中的触点和相对于第二行中的触点偏移一列(或一个触点)的、第三行中的触点形成。
通过下面的详细描述，本发明的这些和其它目的、特征和优点将变得更加显而易见，在附图中图1A-1C描绘了用于分布差分圆触点的传统互连图案；图2描绘了本发明的第一实施方式；图3描绘了本发明的第二实施方式；图4描绘了本发明的第三实施方式；以及图5A和图5B为在图1A_1C、2和4中描绘的图案的耦合系数和差分阻抗的曲线图。
具体实施例方式图2描绘了以两个平行的触点行所布置的触点的行和列的直线阵列200，其包括沿互连封装的边缘210延伸的接地触点202、差分信号接收触点对204以及差分信号发送触点对206。在一行中，多个接地触点204中的每个位于两对用于接收差分信号的触点204之间。在第二行中，多个接地触点202中的每个位于两对用于发送差分信号的触点206之间，并且第二行中的接地触点相对于第一行中的接地触点偏移一列(或一个触点)。尽管图2示出了本发明使包含信号接收触点204的行更接近边缘210，但是本发明也可实现为使包含信号发送触点206的行更接近边缘210。图2所示的图案是重复的图案，该重复的图案通过将矩形框208所限定的六个触点的图案步进重复而形成。显而易见地，矩形框包含两对信号触点204、206以及两个接地触点202，从而信号与接地之比为2:2。图2所示的图案还可在附加的行上重复。例如，触点的行和列的直线阵列可布置在四个平行的触点行中，包括沿互连封装的边缘延伸的接地触点、差分信号接收触点对和差分信号发送触点对。这种阵列的前两行与图2中的两行相同；后两行与前两行相同并与其对齐。这种图案也可以通过将矩形框208所限定的六个触点的图案步进重复而形成。图3描绘了以三个平行的触点行所布置的触点行和列的直线阵列300，包括沿互连封装的边缘310延伸的接地触点302、差分信号接收触点对304以及差分信号发送触点 对306。在第一行中，接地触点302与用于接收差分信号的触点304交替；而在第二行中，接地触点与用于发送差分信号的触点306交替。第三行触点位于第一行与第二行之间并且包含与用于发送差分信号的触点306交替的、用于接收差分信号的触点304。第二行中的接地触点302相对于第一行中的接地触点302偏移一列(或一个触点)；第三行中的接收触点304与第一行中的接收触点位于相同的列中；第三行中的发送触点306与第二行中的发送触点位于相同的列中。每对用于接收差分信号的触点由第一行中的接收触点304和与第一行中的触点位于同一列的、第三行中的接收触点304形成；而每对用于发送差分信号的触点由与第二行中的发送触点306位于同一列的、第三行中的发送触点306形成。尽管图3示出了本发明使包含信号接收触点304的行最接近边缘310，但是本发明也可实现为使包含信号发送触点306的行最接近边缘310。图3所示的图案是重复的图案，该重复的图案通过将框308所限定的六个触点的图案步进重复而形成。显而易见地，该框包含两对信号触点304、306和两个接地触点，从而信号与接地之比为2:2。图4描绘了以三个平行的触点行所布置的触点的行和列的直线阵列400，包括沿互连封装的边缘410延伸的接地触点402、差分信号接收触点对404以及差分信号发送触点对406。在第一行中，接地触点402与用于接收差分信号的触点404交替；而在第二行中，接地触点402与用于发送差分信号的触点406交替。第三行触点位于第一行与第二行之间，并且包含与用于发送差分信号的触点406交替的、用于接收差分信号的触点404。第二行中的接地触点402相对于第一行中的接地触点402偏移一列(或一个触点)；第三行中的接收触点404相对于第一行中的接收触点偏移一列(或一个触点)；而第三行中的发送触点406相对于第二行中的发送触点偏移一列(或一个触点)。每对用于接收差分信号的触点由第一行中的接收触点404和相对于第一行中的触点偏移一列(或一个触点)的、第三行中的接收触点404形成；而每对用于发送差分信号的触点由相对于第二行中的发送触点406偏移一列(或一个触点)的、第三行中的发送触点406形成。尽管图4示出了本发明使包含信号接收触点404的行最接近边缘410，但是本发明也可以实现为使包含信号发送触点406的行最接近边缘410。图4所示的图案是重复的图案，该重复的图案通过将框408所限定的六个触点的图案步进重复而形成。显而易见地，该框包含两对信号触点404、406以及两个接地触点402，从而信号与接地之比为2:2。
尽管图2-4的互连图案全部具有与图IC的互连图案相同的信号与接地之比，但是图2-4中图案的性能得到了显著提高。如图5A所示，对于图IA和图IB的阵列100、200而言，高速收发器对之间的耦合系数具有约O. 01的标准化值；但是实现这些值的代价分别是信号与接地之比为2:8和2:4。对于相同的信号与接地之比2:2，图IC的阵列140的高速收发器对之间的耦合系数约为O. 15，图2的阵列200的高速收发器对之间的耦合系数约为O. 07，图3的阵列300的高速收发器对之间的耦合系数约为O. 06，而图4的阵列400的高速收发器对之间的耦合系数约为O. 01。如图5B所示，图2和图3的阵列200和300的差分阻抗与图IA和图IB的阵列100,120的差分阻抗大致相同；图4的阵列400的差分阻抗仅比图IA和图IB的阵列的差分阻抗大约高25%但显著减少了对接地触点的使用。因此，图4的阵列400仅通过25%的接地触点数量以及仅增加25%的差分阻抗的代价就获得了与图IA和图IB的阵列100、120基本相同的耦合系数。通常，差分阻抗的这种增加是可以容忍的，因为其可用于补偿管芯插针电容(die pin capacitance)0当使用图4的阵列400不理想时，图2和3的阵列200、300也可提供图IC的阵列有吸引力的替代。尽管图1C、2和3的阵列都减少了相同的接地触点量，但是图2和图3的阵列的差分阻抗比图IC的阵列的差分阻抗更接近100欧姆(约更接近15%)，并且图2和图3的阵列的耦合系数在图IC的阵列的耦合系数的40%与50%之间。
对本领域技术人员而言显而易见的是，可在本发明的精神和范围内实现上面的各种变型。
权利要求
1.互连封装，包括 触点的行和列的直线阵列，包括 第一行触点，沿所述封装的边缘延伸，所述第一行中的多个接地触点中的每个位于两对用于接收差分信号的触点之间； 第二行触点，沿所述封装的边缘延伸并与所述第一行相邻且平行，所述第二行中的多个接地触点中的每个位于两对用于发送差分信号的触点之间，所述第一行中的接地触点相对于所述第二行中的接地触点偏移一列，所述第一行中的差分触点对相对于所述第二行中的差分触点对偏移一列。
2.如权利要求I所述的封装，还包括 第三行触点，沿所述封装的边缘延伸，平行于所述第一行，所述第三行中的多个接地触点中的每个位于两对用于接收差分信号的触点之间，所述第三行中的接地触点与所述第一行中的接地触点位于相同的列；以及 第四行触点，沿所述封装的边缘延伸，平行于所述第一行，所述第四行中的多个接地触点中的每个位于两对用于发送差分信号的触点之间，所述第四行中的接地触点与所述第二行中的接地触点位于相同的列。
3.如权利要求I所述的封装，其中所述第一行更接近所述封装的边缘。
4.如权利要求I所述的封装，其中所述第二行更接近所述封装的边缘。
5.如权利要求I所述的封装，其中所述封装为球栅阵列封装。
6.互连封装，包括 触点的行和列的直线阵列，包括 第一行触点，沿所述封装的边缘延伸，所述第一行中的多个接地触点中的每个位于两个触点之间，这两个触点中的每个是一对用于接收差分信号的差分触点中的一个； 第二行触点，沿所述封装的边缘延伸，平行于所述第一行，所述第二行中的多个接地触点中的每个位于两个触点之间，这两个触点中的每个是一对用于发送差分信号的触点中的一个，所述第二行中的接地触点相对于所述第一行中的接地触点偏移一列；以及 第三行触点，沿所述封装的边缘在所述第一行与第二行之间延伸，所述第三行中的第一组多个用于接收差分信号的触点中的每个与第二组多个用于发送差分信号的触点交替， 其中每对用于接收差分信号的触点由所述第一行中的触点和所述第三行中的相邻触点形成，以及每对用于发送差分信号的触点由所述第二行中的触点与所述第三行中的相邻触点形成。
7.如权利要求6所述的封装，其中每对用于接收差分信号的触点由位于相同列的、所述第一行中的触点和所述第三行中的触点形成，以及每对用于发送差分信号的触点由位于相同列的、所述第二行中的触点和第三行中的触点形成。
8.如权利要求6所述的封装，其中每对用于接收差分信号的触点由所述第一行中的触点和相对于所述第一行中的触点偏移一列的、所述第三行中的触点形成，以及每对用于发送差分信号的触点由所述第二行中的触点和相对于所述第二行中的触点偏移一列的、所述第三行中的触点形成。
9.如权利要求6所述的封装，其中所述第一行最接近所述封装的边缘。
10.如权利要求6所述的BGA封装，其中所述第二行最接近所述封装的边缘。
11.如权利要求6所述的封装，其中所述封装为球栅阵列封装。
12.互连封装,包括 第一和第二平行的直线行的信号触点和接地触点，沿所述封装的至少一个边缘延伸；在第一行中，多个接地触点中的每个位于两对用于接收差分信号的触点之间；以及在第二行中，多个接地触点中的每个位于两对用于发送差分信号的触点之间，所述第二行中的接地触点相对于所述第一行中的接地触点偏移一列。
13.如权利要求12所述的封装，还包括平行于所述第一行和第二行延伸的、第三和第四直线行的信号触点和接地触点，所述第三行与所述第一行相同并与所述第一行对齐，所述第四行与所述第二行相同并与所述第二行对齐。
14.如权利要求12所述的封装，其中所述第一行更接近所述封装的边缘。
15.如权利要求12所述的封装，其中所述第二行更接近所述封装的边缘。
16.如权利要求12所述的封装，其中所述封装为球栅阵列封装。
全文摘要
在一个实施方式中，信号触点和接地触点位于沿互连封装诸如BGA封装的至少一个边缘的至少两个平行的直线行中。在一行中，多个接地触点中的每个位于两对用于接收差分信号的触点之间。在第二行中，多个接地触点中的每个位于两对用于发送差分信号的触点之间，第二行中的接地触点相对于第一行中的接地触点偏移一列(或一个触点)。结果，信号对与接地触点之比为2:2。还可使用附加的成对的行。在其它实施方式中，信号触点和接地触点位于沿封装的至少一个边缘的三个平行的直线行中。在第一行中，接地触点与用于接收差分信号的触点交替，在第二行中，接地触点与用于发送差分信号的触点交替。第三行触点位于第一行与第二行之间，并包含与用于发送差分信号的触点交替的用于接收差分信号的触点。第二行中的接地触点相对于第一行中的接地触点偏移一列(或一个触点)。在第二实施方式中，第三行中的接收触点与第一行中的接收触点位于相同的列；第三行中的发送触点与第二行中的发送触点位于相同的列。在第三实施方式中，第三行中的触点相对于第一或第二行中的相应触点偏移一列。每对用于接收差分信号的触点由第一行中的触点和第三行中的相邻触点形成；以及每对用于发送差分信号的触点由第二行中的触点和第三行中的相邻触点形成。
文档编号H01L23/535GK102859685SQ201180008592
公开日2013年1月2日 申请日期2011年2月8日 优先权日2010年2月9日
发明者蒋晓红, 史宏 申请人:阿尔特拉公司