专利名称：贴片热敏电阻及其制造方法
技术领域：
本发明涉及一种小尺寸的贴片热敏电阻及其制造方法。
背景技术：
随着电子类商品的日益小型化和功能多样化，要求电子元器件也应具有更小的尺寸和一定的精度，负温度系数(Negative Temperature Coefficient，缩略词为NTC)热敏电阻的复合电阻值R=P*L/S，其中，L为物体长度，S为物体的横截面积，比例系数P为电阻的电阻系数或称电阻率，它与电阻的材料有关。现有方案所造成的尺寸及产品阻值精度偏差在小尺寸NTC产品上异常明显，已知的0603规格(0. 6mmX0. 3mmX0. 3mm)的NTC产品的精度远达不到实际要求。
发明内容
本发明的一个目的就是针对现有技术的不足，提供一种具有高阻值精度的小尺寸贴片热敏电阻。本发明的另一目的是提供一种贴片热敏电阻制造方法，能够大大提升高精度小尺寸贴片热敏电阻产品的合格率。为实现上述目的，本发明采用以下技术方案
一种贴片热敏电阻，包括热敏电阻芯片、所述芯片两端的金属电极及包裹芯片的玻璃封装层，其特征在于，形成所述芯片的材料包括氧化物混合粉料，所述氧化物混合粉料包括3(T50wt%的氧化锰Mnh、4(T60wt%的氧化钴Co304、广10wt%的氧化铝Al2O3和广12wt%的氧化铜CuO。本发明中，wt%表示重量百分比数。优选地，所述氧化物混合粉料还包括0. 5^1wt%的氧化铋Bi203。优选地，所述氧化物混合粉料包括的氧化锰MnA ,44wt%的氧化钴Co304、10wt%的氧化铝Al2O3U lwt%的氧化铜CuO和lwt%的氧化铋Bi203。优选地，形成所述芯片的材料还包括有机溶剂、粘合剂、分散剂及增塑剂。优选地，所述芯片的尺寸为0.58mmX0.27 mmXO. 27 mm，加上所述玻璃封装层和所述金属电极后的尺寸为0. 6mmX0. 3mmX0. 3mm。一种贴片热敏电阻的制造方法，其特征在于，包括以下步骤
使用含有30 50wt%的氧化锰MnA、40 60wt%的氧化钴Co304、广10wt%的氧化铝A1203、l-12wt%的氧化铜CuO的氧化物混合粉料配制成浆料，再经流延、叠层、排胶、烧结、环氧树脂印刷、划片、玻封和制电极以制作所述贴片热敏电阻。
优选地，所述氧化物混合粉料还包括0. 5^1wt%的氧化铋Bi203。优选地，所述烧结包括在110(Γ1300 下使用氧化铝基板夹烧经所述叠层和所述排胶后获得的生坯。优选地，所述环氧树脂印刷包括在所述烧结后获得的瓷片的上下两面印刷80^100 μ m的环氧树脂，并将印刷的环氧树脂在100°C下经4小时固化。
优选地，所述波封包括在经所述划切后获得的芯片上涂覆一层玻璃层，并将该玻璃层在80(T90(rC下烧结。本发明在以下方面具有优势
通过采用本发明的配方，形成与小尺寸贴片热敏电阻相适应的电性参数的热敏材料，成功地实现了与以往的NTC热敏电阻产品(如1005、1608等型号)不同的小尺寸高精度贴片热敏电阻。根据本发明提供的小尺寸高精度贴片热敏电阻，以及由本发明的方法所制作的小尺寸高精度贴片热敏电阻，有效克服了传统材料和工艺造成的阻值精度低的缺点，大幅提升了小尺寸贴片热敏电阻产品的合格率，实现了 NTC电阻产品的高品质，且提高了生产效率，在实现高合格率的基础上降低了产品制造成本。优选的实施方案下，采用氧化铝基板夹烧生坯，可避免了烧结时的瓷体变形。优选的实施方案下，采用在瓷体烧结后实施划片，可避免因烧结收缩率差异造成的产品精度偏低的情况，且由于划片的精度高于一般切割的精度，可使所制备的产品精度大幅提高，从而使产品合格率大幅提升。
图1为根据本发明贴片热敏电阻一个实施例的剖面图2为根据本发明贴片热敏电阻制造方法一个实施例的流程图。
具体实施例方式以下通过实施例结合附图对本发明进行进一步的详细说明。请参阅图1，根据一个实施例，一种小尺寸贴片NTC热敏电阻，包括热敏电阻芯片1、芯片两端的金属电极2及包裹芯片的玻璃封装层3。小尺寸贴片NTC热敏电阻的一种示范性尺寸为0. 6mmX0. 3mmX0. 3mm。其中，所述芯片1的尺寸为0. 58mmX0. 27 mmXO. 27 mm，而加上所述玻璃封装层3和所述金属电极2后的尺寸为 0. 6mmXO. 3mmXO. 3mm。根据本发明的实施例，形成所述芯片的材料包括氧化物混合粉料，所述氧化物混合粉料包括30 50wt%的氧化锰MnA、40 60wt%的氧化钴Co304、广10wt%的氧化铝Al2O3和ri2wt%的氧化铜CuO。在一些实施例中，所述氧化物混合粉料还包括烧结助剂，例如氧化铋Bi203。优选地，所述氧化物混合粉料包括0. 5^1wt%的氧化铋Bi203。在优选的实施例中，所述氧化物混合粉料包括的氧化锰MnA ,44wt%的氧化钴Co304、10wt%的氧化铝A1203、llwt%的氧化铜CuO和lwt%的氧化铋Bi203。在一些的实施例中，形成所述芯片的材料还包括有机溶剂、粘合剂、分散剂及增塑剂。在另一方面，本发明还提供一种贴片热敏电阻的制造方法。如图2所示，根据一个实施例，该方法包括以下步骤使用含有3(T50wt%的氧化锰MnA、4(T60wt%的氧化钴Co3O4、广10wt%的氧化铝Al2O3、广12wt%的氧化铜CuO的氧化物混合粉料配制成浆料，再经流延、叠层、排胶、烧结、环氧树脂印刷、划片、玻封和制电极以制作所述贴片热敏电阻。优选地，氧化物混合粉料包含0. 5^1wt%的氧化铋Bi2O3作为烧结助剂。
以制备一种0603尺寸(0. 6mmX0. 3mmX0. 3mm)的贴片NTC热敏电阻为例进行进
一步说明。具体的工艺流程如下
a.将如下各原料按以下优选配比进行混合，并可按适当的配比加入有机溶剂、粘合剂、分散剂及增塑剂等，采用球磨工艺配制成浆料。34wt% 的氧化锰 MnA ；44wt%的氧化钴Co3O4 ；10wt%的氧化铝Al2O3 ；llwt%的氧化铜CuO ；lwt%的氧化铋Bi203。b.以上浆料经流延烘干制成生胚膜片，该膜片厚3(Γ50 μ m。按照相关参数叠层，经等静压制成生坯即Bar块。优选地，可将生胚膜片裁切成60mmX 60mm小片，该膜片厚30 μ m。每Bar叠沈层，等静压后厚度为670 μ m。c.以上Bar块在380°C下排胶6小时，而后在110(Tl300°C下，优选在1150°C下，使用氧化铝基板夹烧，烧结为50mmX 50mmX 0. 58mm瓷片。其厚度方向应为最终产品的长度方向。d.在烧结后的瓷片的上下两面分别印刷环氧树脂，并在100°C下固化4小时。优选地，在烧结后的50mmX 50mm瓷片上下两面印刷8(Γ 00 μ m的环氧树脂。印刷的环氧树脂于100°C经4小时固化。e.而后采用金刚石划片机将烧结后的瓷片划切成0.58 mmXO. 27 mmXO. 27 mm的芯片。f.可以采用喷涂的方式，在以上芯片上制成一层玻璃涂保护层，将该玻璃层在80(T90(rC 下烧结。g.在以上半成品两端沾银，烧银，而后电镀制成端电极，即实现0603小尺寸贴片NTC热敏电阻。通过上述实施例，可制得例如阻值为IOKΩ，B值为3380，阻值精度在广3%的小尺寸贴片热敏电阻。以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
权利要求
1.一种贴片热敏电阻，包括热敏电阻芯片、所述芯片两端的金属电极及包裹芯片的玻璃封装层，其特征在于，形成所述芯片的材料包括氧化物混合粉料，所述氧化物混合粉料包括3(T50wt%的氧化锰MnA、4(T60wt%的氧化钴Co304、广10wt%的氧化铝Al2O3和广12wt%的氧化铜CuO。
2.如权利要求1所述的贴片热敏电阻，其特征在于，所述氧化物混合粉料还包括0. 5 lwt%的氧化铋Bi203。
3.如权利要求2所述的贴片热敏电阻，其特征在于，所述氧化物混合粉料包括的氧化锰MnO2、Mwt%的氧化钴Co304、10wt%的氧化铝A1203、1 lwt%的氧化铜CuO和lwt%的氧化铋Bi203。
4.如权利要求1至3任一项所述的贴片热敏电阻，其特征在于，形成所述芯片的材料还包括有机溶剂、粘合剂、分散剂及增塑剂。
5.如权利要求1至4任一项所述的贴片热敏电阻，其特征在于，所述芯片的尺寸为0. 58mmX0. 27 mmXO. 27 mm，加上所述玻璃封装层和所述金属电极后的尺寸为0. 6mm X 0. 3mm X 0. 3mm。
6.一种贴片热敏电阻的制造方法，其特征在于，包括以下步骤使用含有30 50wt%的氧化锰MnA、40 60wt%的氧化钴Co304、广10wt%的氧化铝A1203、l-12wt%的氧化铜CuO的氧化物混合粉料配制成浆料，再经流延、叠层、排胶、烧结、环氧树脂印刷、划片、玻封和制电极以制作所述贴片热敏电阻。
7.如权利要求6所述的制造方法，其特征在于，所述氧化物混合粉料还包括0.5 lwt%的氧化铋Bi203。
8.如权利要求6或7所述的制造方法，其特征在于，所述烧结包括在110(Tl3(KrC下使用氧化铝基板夹烧经所述叠层和所述排胶后获得的生坯。
9.如权利要求6或7所述的制造方法，其特征在于，所述环氧树脂印刷包括在所述烧结后获得的瓷片的上下两面印刷8(Γ 00μπι的环氧树脂，并将印刷的环氧树脂在100°C下经4小时固化。
10.如权利要求6至9任一项所述的制造方法，其特征在于，所述波封包括在经所述划切后获得的芯片上涂覆一层玻璃层，并将所述玻璃层在80(T90(rc下烧结。
全文摘要
本发明公开了一种贴片热敏电阻，包括热敏电阻芯片、所述芯片两端的金属电极及包裹芯片的玻璃封装层，其特征在于,形成所述芯片的材料包括氧化物混合粉料，所述氧化物混合粉料包括30~50wt%的氧化锰MnO2、40~60wt%的氧化钴Co3O4、1~10wt%的氧化铝Al2O3和1~12wt%的氧化铜CuO。在此还公开了相应的贴片热敏电阻制造方法。本发明能实现具有高阻值精度的小尺寸贴片热敏电阻。
文档编号H01C17/00GK102568722SQ20121000191
公开日2012年7月11日 申请日期2012年1月5日 优先权日2012年1月5日
发明者严友兰, 刘传东, 包汉青, 潘士宾, 程健 申请人:深圳顺络电子股份有限公司