专利名称：闪存的存储单元的形成方法
技术领域：
本发明涉及半导体制造技术领域，尤其涉及一种闪存的存储单元的形成方法。
背景技术：
在目前的半导体产业中，集成电路产品主要可分为三大类型模拟电路、数字电路和数/模混合电路，其中存储 器件是数字电路中的一个重要类型。近年来，在存储器件中，闪存(flash memory)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。现有技术中，闪存的存储单元请参考图1，包括半导体衬底100 ;位于所述半导体衬底100表面的浮栅层101，所述浮栅层101内具有第一开口(未示出)，所述第一开口暴露出半导体衬底100的表面，所述浮栅层101与半导体衬底100之间通过绝缘层103相互隔离；位于所述浮栅层101表面的控制栅层104，所述控制栅层104和浮栅层101之间通过层间介质层105相互隔离；位于所述控制栅层104表面的掩膜层106，所述掩膜层106内具有第二开口(未示出)，所述第二开口和第一开口贯通，且所述第二开口暴露出控制栅层104表面；位于第一开口和第二开口内的源线层108，所述源线层108与控制栅层104和浮栅层101之间电隔离；位于掩膜层106、控制栅层104和浮栅层101两侧的字线层111，所述字线层111与浮栅层101、控制栅层104和半导体衬底100之间通过氧化层112相互隔离；在所述字线层111两侧形成侧墙113 ;位于所述源线层108下方的半导体衬底100内的源区110 ;位于所述侧墙109两侧的半导体衬底100内的漏区114。然而，现有技术所形成的闪存的存储单元内，源线层108的尺寸难以控制，导致闪存的性能不稳定。更多闪存的存储单元及其形成方法请参考公开号为US 2005/0181563A1的美国专利文件。
发明内容
本发明解决的问题是提供一种闪存的存储单元的形成方法，使所形成的源线层的尺寸复合设计标准，使所形成的闪存的存储单元性能稳定。为解决上述问题，本发明提供一种闪存的存储单元的形成方法，包括提供半导体衬底，所述半导体衬底表面具有浮栅层，所述浮栅层内具有第一开口，所述第一开口暴露出半导体衬底的表面，所述浮栅层与半导体衬底之间通过绝缘层相互隔离，所述浮栅层表面具有控制栅层，所述控制栅层和浮栅层之间通过层间介质层相互隔离，所述控制栅层表面具有掩膜层，所述掩膜层内具有第二开口，所述第二开口和第一开口贯通，且所述第二开口暴露出控制栅层表面；在所述第一开口的侧壁形成第一侧墙；在所述第二开口的侧壁形成第二侧墙，所述第二侧墙的顶部与所述掩膜层表面齐平；采用选择性外延沉积工艺在所述第一开口和第二开口内形成源线层，所述源线层的顶部不高于所述掩膜层的表面。可选地，所述源线层的材料为多晶硅，高度为2000埃 3000埃。可选地，所述选择性外延沉积工艺为沉积气体包括硅源气体和载气，所述硅源气体的流量为I标准晕升每分钟 1000标准晕升每分钟，所述载气的流量为O. I标准升每分钟 50标准升每分钟，温度为50(Γ800摄氏度，压强为I托 100托，时间为O. I小时小时。可选地，所述硅源气体为SiH4或SiH2Cl2，所述载气为氮气或氢气。可选地，还包括在形成源线层之后，在所述浮栅层、控制栅层和掩膜层两侧形成字线层，所述字线层与浮栅层、控制栅层和半导体衬底之间具有氧化层相互隔离；在所述字线层两侧形成第三侧墙。
可选地，所述字线层的材料为多晶硅，所述第三侧墙的材料为氧化硅、氮化硅、或
氮化娃和氧化娃多层重叠。可选地，在所述源线层、第二侧墙、掩膜层和第三侧墙两侧进行离子注入，形成漏区。可选地，所述浮栅层和控制栅层的材料为多晶硅。可选地，所述掩膜层的材料为氮化硅可选地，所述第一侧墙和第二侧墙的材料为氧化硅。可选地，所述绝缘层的材料为氧化硅，所述层间介质层为氧化硅-氮化硅-氧化硅
的叠层结构。可选地，所述浮栅层、控制栅层、掩膜层、第一侧墙和第二侧墙的形成方法为在所述半导体衬底表面依次形成绝缘薄膜、浮栅薄膜、层间介质薄膜、控制栅薄膜和掩膜薄膜；刻蚀部分掩膜薄膜并暴露出控制栅薄膜表面，形成第二开口和掩膜层；在所述第二开口的侧壁形成第二侧墙；以所述第二侧墙和掩膜层为掩膜，刻蚀所述控制栅薄膜、层间介质薄膜、浮栅薄膜和绝缘薄膜并暴露出半导体衬底表面，形成第一开口 ；在所述第一开口侧壁形成第一侧墙。可选地，在形成第一侧墙之前，对所述第一开口底部的半导体衬底进行离子注入，形成源区。可选地，所述半导体衬底的材料为硅、硅锗、碳化硅或绝缘体上硅。与现有技术相比，本发明的技术方案具有以下优点采用选择性外延沉积工艺在所述第一开口和第二开口内形成源线层时，所述第一开口底部的半导体衬底作为种子层，并从所述第一开口底部向上生长源线层，因此所形成的源线层的高度能够通过控制所述选择性外延沉积工艺的参数而进行控制，能够使所形成的源线层的尺寸复合设计标准；而且，采用所述选择性外延工艺在同一半导体衬底表面形成不同闪存的存储单元中的源线层时，各源线层之间尺寸一致，则所述各源线层的电阻一致，使所形成的闪存的性能稳定。进一步的，采用所述选择性外延沉积工艺形成源线层后，由于所述源线层的尺寸一致，且符合设计标准，能够使后续工艺在同一半导体衬底表面所形成的各完整的存储单元之间尺寸一致，因此所形成的闪存的性能稳定。
图I是现有技术的闪存的存储单元的结构示意图；图2是本发明实施例所述闪存的存储单元的方法的流程示意图；图3至图7是本发明实施例所述闪存的存储单元的形成过程的剖面结构示意图。
具体实施例方式如背景技术所述，现有技术所形成的闪存的存储单元内，源线层的尺寸难以控制，导致闪存的性能不稳定。经发明人的研究发现，由于现有技术中，请参考图1，所述源线层108的形成方法为采用化学气相沉积工艺或物理气相沉积工艺在所述第一开口和第二开口内、以及所述掩膜层106表面形成源线薄膜；采用化学机械抛光工艺，去除高于所述掩膜层106表面的源 线薄膜，形成源线层108 ;所述源线层108的形成工艺复杂，影响产品的制造周期。而且，现有技术会在同一半导体衬底100表面的形成若干闪存的存储单元；当采用化学机械抛光工艺对不同存储单元的源线薄膜进行平坦化时，由于所述化学机械抛光工艺对于整个半导体衬底100的研磨速率不一致，导致平坦化后位于半导体衬底100表面不同位置的源线层108的高度不同，使所述源线层108的尺寸难以控制，且与设计标准不符；具体的，所述化学机械抛光工艺在所述半导体衬底100的中心和边缘的研磨速率较低，而其他区域的研磨速率较高，因此形成于所述半导体衬底100中心和边缘的源线层108较高，而其他区域的源线层高度较低；从而，使所形成的源线层108的尺寸难以控制；由于各源线层108尺寸之间的差异，会导致所述各源线层108内的电阻不一致，使所形成的闪存性能不稳定。此外，当对所述源线薄膜进行平坦化时，会进行一定程度的过磨，平坦化所述掩膜层106 ;由于所述化学机械抛光工艺对整个半导体衬底100表面的研磨速率不一致，会导致各存储单元之间平坦化后掩膜层106和源线层108的高度不一致，从而导致最终所形成的各存储单元的尺寸不一致。经过发明人的进一步研究发现，当采用选择性外延沉积工艺，并以所述第一开口底部的半导体衬底作为硅种子层，在所述第一开口和第二开口内形成的源线层时，所形成的源线层的高度能够通过所述选择性外延沉积工艺进行控制，且形成与同一半导体衬底表面的不同闪存的存储单元内的源线层高度一致；因此，所形成的源线层的尺寸容易控制，且不同源线层之间的尺寸一致，使所形成的闪存性能稳定。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。图2是本发明实施例所述闪存的存储单元的方法的流程示意图，包括步骤步骤S101，在所述半导体衬底表面依次形成绝缘薄膜、浮栅薄膜、层间介质薄膜、控制栅薄膜和掩膜薄膜；步骤S102，去除部分掩膜薄膜并暴露出控制栅薄膜表面，形成第二开口和掩膜层；在所述第二开口的侧壁形成第二侧墙；步骤S103，以所述第二侧墙和掩膜层为掩膜，去除所述控制栅薄膜、层间介质薄膜、浮栅薄膜和绝缘薄膜并暴露出半导体衬底表面，形成第一开口 ；在所述第一开口侧壁形成第一侧墙；步骤S104，采用选择性外延沉积工艺在所述第一开口和第二开口内形成源线层，所述源线层的顶部不高于所述掩膜层的表面；步骤S105，在形成源线层之后，在所述浮栅层、控制栅层和掩膜层两侧形成字线层，所述字线层与浮栅层、控制栅层和半导体衬底之间通过氧化层相互隔离；在所述字线层两侧形成第三侧墙。以下将结合附图对本发明实施例所述闪存的存储单元的形成方法进行说明，图3至图7是本发明实施例所述闪存的存储单元的形成过程的剖面结构示意图。请参考图3，在所述半导体衬底200表面依次形成绝缘薄膜201、浮栅薄膜202、层间介质薄膜203、控制栅薄膜204和掩膜薄膜205。所述半导体衬底200用于为后续工艺提供工作平台，所述半导体衬底200的材料 为单晶硅、硅锗、碳化硅或绝缘体上硅；由于在后续工艺形成源线层时，采用选择性外延沉积工艺以所述半导体衬底200表面的硅作为种子层，在所述第一开口和第二开口内生长单晶硅，用以形成高度可控的源线层，因此所述半导体衬底200的材料需包含硅原子；在本实施例中，所述半导体衬底200经过P型离子注入，形成P型阱区，后续形成的源区和漏区的导电类型为η型；在其他实施例中，所述半导体衬底200经过η型离子注入，形成η型阱区，后续形成的源区和漏区的导电类型为P型。所述绝缘薄膜201的材料为氧化硅，形成工艺为化学气相沉积工艺、物理气相沉积工艺或热氧化工艺，所述绝缘薄膜201用于隔离半导体衬底200和浮栅薄膜202 ;所述浮栅薄膜202和控制栅薄膜204的材料为多晶硅，所述层间介质薄膜203为氧化硅-氮化娃-氧化娃的叠层结构；所述掩膜薄膜205的材料为氮化娃,所述掩膜薄膜205的厚度为1500埃 3000埃；所述浮栅薄膜202、层间介质薄膜203、控制栅薄膜204和掩膜薄膜205的形成工艺为化学气相沉积工艺或物理气相沉积工艺；所述浮栅薄膜202和控制栅薄膜204用于在后续工艺中形成浮栅层和控制栅层。所述掩膜薄膜205的厚度决定了后续形成的源线层的高度，以及闪存的存储单元的尺寸，而所述掩膜薄膜205采用化学气相沉积工艺或物理气相沉积工艺形成，因此所述掩膜薄膜205的厚度可控，所以所形成的闪存的存储单元的尺寸可控。请参考图4，去除部分掩膜薄膜205 (如图3)并暴露出控制栅薄膜204表面，形成第二开口 206和掩膜层205a ;在所述第二开口 206的侧壁形成第二侧墙207。所述第二开口 206的形成工艺为在所述掩膜薄膜205表面形成光刻胶层，所述光刻胶层暴露出需要形成第二开口 206的位置；以所述光刻胶层为掩膜，干法刻蚀或湿法刻蚀所述掩膜薄膜205，暴露出所述控制栅薄膜204表面，形成掩膜层205a ;所形成掩膜层205a确定了浮栅层和控制栅层的尺寸，且所述掩膜层205a的厚度决定了后续形成的源线层的高度，而所述掩膜层205a厚度能够通过沉积工艺精确控制。所述第二侧墙207的材料为氧化硅，所述第二侧墙207的形成工艺为采用化学气相沉积工艺好物理气相沉积工艺在所述掩膜层205a表面、以及第二开口 206的侧壁和底部形成第二侧墙薄膜；采用回刻蚀工艺刻蚀所述第二侧墙薄膜，去除所述掩膜层205a以及第二开口 206底部的第二侧墙薄膜，形成第二侧墙207 ;所述第二侧墙207用以隔离所述控制栅薄膜204和后续形成的源线层。
请参考图5，以所述第二侧墙207和掩膜层205a为掩膜，去除所述控制栅薄膜204、层间介质薄膜203、浮栅薄膜202和绝缘薄膜201并暴露出半导体衬底200表面，形成第一开口 208，以及控制栅层204a、层间介质层203a、浮栅层202a和绝缘层201a ;在所述第一开口 208侧壁形成第一侧墙209。所述第一开口 208的形成工艺为干法刻蚀或湿法刻蚀；本实施例中，在形成所述第一开口 208的同时，以所述掩膜层205a为掩膜去除需要形成存储单元位置以外的控制栅薄膜204、层间介质薄膜203、浮栅薄膜202和绝缘薄膜201 ;所形成的第一开口 208与第二开口 206贯通，所述第一开口 208和第二开口 206内在后续工艺中用于形成源线层。在形成第一开口 208之后，对所述第一开口 208底部的半导体衬底200进行离子注入，形成源区；在本实施例中，所述源区为η型；在其他实施例中，当所述阱区为η型时，所述源区为P型。在形成源区后，在所述第一开口 208的侧壁形成第一侧墙209，所述第一侧墙209的材料为氧化硅，所述第一侧墙209的形成工艺与第二侧墙207相同，在此不作赘述。请参考图6，采用选择性外延沉积工艺在所述第一开口 208 (如图5)和第二开口206 (如图6)内形成源线层210，所述源线层210的顶部不高于所述掩膜层205a的表面。所述源线层210的材料为多晶硅；所述源线层210的高度由掩膜层205a的厚度决定，所述源线层210的高度为2000埃 3000埃；所述选择性外延沉积工艺为沉积气体包括硅源气体和载气，所述硅源气体的流量为I标准毫升每分钟 1000标准毫升每分钟，所述载气的流量为O. I标准升每分钟 50标准升每分钟，温度为50(Γ800摄氏度，压强为I托 100托，时间为O. I小时 I小时；其中，所述硅源气体包括SiH4、SiH2Cl2中的一种或两种，所述载气包括氮气、氢气中的一种或两种。在所述选择性外延沉积工艺过程中，所述第一开口 206底部的半导体衬底200表面作为生长单晶硅的种子层，由所述第一开口 206底部逐渐向上方形成填充满所述第一开口 208和第二开口 206的源线层210 ;因此，所形成的源线层210的高度能够通过所述选择性外延沉积工艺进行精确控制；而且，形成于同一半导体衬底200表面不同位置的闪存的存储单元内的源线层210的高度一致，使所形成的各存储单元的源线层210的电阻相同，所形成的各存储单元工作时，工作电流稳定，从而所形成的闪存的存储单元性能稳定；此外，采用所述择性外延沉积工艺形成源线层210工艺简单，且能够省去化学机械抛光的工艺步骤，从而使形成闪存的存储单元的工艺简化、成本降低、且产出率高。其次，由于所述源线层210的高度能够精确控制，因此，后续工艺以所述源线层210的高度为参照，所形成的字线以及第三侧墙的尺寸也能够得以控制，并使字线和第三侧墙能够符合预设尺寸，从而所形成的各存储单元的尺寸一致，且符合设计标准，适于集成。请参考图7，在形成源线层210之后，在所述浮栅层202a、控制栅层204a和掩膜层205a两侧形成字线层211，所述字线层211与浮栅层202a、控制栅层204a和半导体衬底200之间通过氧化层212相互隔离；在所述字线层211两侧形成第三侧墙213。所述字线层211的材料为多晶硅，所述字线层211和氧化层212的形成工艺为采用沉积工艺，较佳的是化学气相沉积工艺在所述半导体衬底200、浮栅层202a、控制栅层204a、掩膜层205a和源线层210表面形成氧化硅薄膜和字线层薄膜；采用回刻蚀工艺去除所述掩膜层205a和源线层210表面的氧化硅薄膜和字线层薄膜，在所述浮栅层202a、控制栅层204a和掩膜层205a两侧形成氧化硅层212和字线层211 ;因此，所述字线层211的尺寸由所述源线层210的高度决定，而所述源线层210的高度能够通过调整选择性外延沉积工艺精确控制，使所述字线层211的尺寸容易控制。所述第三侧墙213由氧化硅或氮化硅的单层构成，或由氮化硅和氧化硅多层重叠构成；所述第三侧墙213的形成工艺与所述第一侧墙209和第二侧墙207的形成工艺相同，在此不再赘述。在本实施例中，在形成所述第三侧墙213后，以所述第三侧墙213、字线层211、掩膜层205a和源线层210为掩膜，在所述第三侧墙213两侧进行离子注入，形成漏区；本实施例中，所述漏区为η型；当半导体衬底200内的阱区为η型时，所述漏区为P型。在其他实施例中，在形成所述第三侧墙层213之前，以所述字线层211、掩膜层205a和源线层210为掩膜，在所述字线层211两侧进行轻掺杂离子注入；在形成第三侧墙213之后，在所述第三侧墙213两侧进行重掺杂离子注入，形成漏区。
本实施例中，采用选择性外延沉积工艺形成闪存的存储单元的源线层210，使所述源线层210的高度能够通过调节所述选择性外延沉积工艺参数而精确控制，而且位于同一半导体衬底200表面不同位置的存储单元的源线层210的高度一致，从而使所形成的闪存的性能稳定；此外，由于各源线层210的高度一致，以所述源线层210的高度为参照形成的字线层211和第三侧墙213的尺寸也保持一致，从而使所形成的各存储单元的尺寸均一，适于集成。综上所述，采用选择性外延沉积工艺在所述第一开口和第二开口内形成源线层时，所述第一开口底部的半导体衬底作为种子层，并从所述第一开口底部向上生长源线层，因此所形成的源线层的高度能够通过控制所述选择性外延沉积工艺的参数而进行控制，能够使所形成的源线层的尺寸复合涉及标准；而且，采用所述选择性外延工艺在同一半导体衬底表面形成不同闪存的存储单元中的源线层时，各源线层之间尺寸一致，则所述各源线层的电阻一致，使所形成的闪存的性能稳定。进一步的，采用所述选择性外延沉积工艺形成源线层后，由于所述源线层的尺寸一致，且符合设计标准，能够使后续工艺在同一半导体衬底表面所形成的各完整的存储单元之间尺寸一致，因此所形成的闪存的性能稳定。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种闪存的存储单元的形成方法，其特征在于，包括 提供半导体衬底，所述半导体衬底表面具有浮栅层，所述浮栅层内具有第一开口，所述第一开口暴露出半导体衬底的表面，所述浮栅层与半导体衬底之间通过绝缘层相互隔离，所述浮栅层表面具有控制栅层，所述控制栅层和浮栅层之间通过层间介质层相互隔离，所述控制栅层表面具有掩膜层，所述掩膜层内具有第二开口，所述第二开口和第一开口贯通，且所述第二开口暴露出控制栅层表面； 在所述第一开口的侧壁形成第一侧墙； 在所述第二开口的侧壁形成第二侧墙，所述第二侧墙的顶部与所述掩膜层表面齐平； 采用选择性外延沉积工艺在所述第一开口和第二开口内形成源线层，所述源线层的顶部不高于所述掩膜层的表面。
2.如权利要求I所述闪存的存储单元的形成方法，其特征在于，所述源线层的材料为多晶硅，高度为2000埃 3000埃。
3.如权利要求2所述闪存的存储单元的形成方法，其特征在于，所述选择性外延沉积工艺为沉积气体包括硅源气体和载气，所述硅源气体的流量为I标准毫升每分钟 1000标准毫升每分钟，所述载气的流量为O. I标准升每分钟 50标准升每分钟，温度为50(Γ800摄氏度，压强为I托 100托,时间为O. I小时"I小时。
4.如权利要求I所述闪存的存储单元的形成方法，其特征在于，所述硅源气体为SiH4或SiH2Cl2，所述载气为氮气或氢气。
5.如权利要求I所述闪存的存储单元的形成方法，其特征在于，还包括在形成源线层之后，在所述浮栅层、控制栅层和掩膜层两侧形成字线层，所述字线层与浮栅层、控制栅层和半导体衬底之间具有氧化层相互隔离；在所述字线层两侧形成第三侧墙。
6.如权利要求5所述闪存的存储单元的形成方法，其特征在于，所述字线层的材料为多晶硅，所述第三侧墙的材料为氧化硅、氮化硅、或氮化硅和氧化硅多层重叠。
7.如权利要求5所述闪存的存储单元的形成方法，其特征在于，在所述源线层、第二侧墙、掩膜层、字线层和第三侧墙两侧进行离子注入，形成漏区。
8.如权利要求I所述闪存的存储单元的形成方法，其特征在于，所述浮栅层和控制栅层的材料为多晶硅。
9.如权利要求I所述闪存的存储单元的形成方法，其特征在于，所述掩膜层的材料为氮化硅。
10.如权利要求I所述闪存的存储单元的形成方法，其特征在于，所述第一侧墙和第二侧墙的材料为氧化硅。
11.如权利要求I所述闪存的存储单元的形成方法，其特征在于，所述绝缘层的材料为氧化硅，所述层间介质层为氧化硅-氮化硅-氧化硅的叠层结构。
12.如权利要求I所述闪存的存储单元的形成方法，其特征在于，所述浮栅层、控制栅层、掩膜层、第一侧墙和第二侧墙的形成方法为在所述半导体衬底表面依次形成绝缘薄膜、浮栅薄膜、层间介质薄膜、控制栅薄膜和掩膜薄膜；刻蚀部分掩膜薄膜并暴露出控制栅薄膜表面，形成第二开口和掩膜层；在所述第二开口的侧壁形成第二侧墙；以所述第二侧墙和掩膜层为掩膜，刻蚀所述控制栅薄膜、层间介质薄膜、浮栅薄膜和绝缘薄膜并暴露出半导体衬底表面，形成第一开口 ；在所述第一开口侧壁形成第一侧墙。
13.如权利要求12所述闪存的存储单元的形成方法，其特征在于，在形成第一侧墙之前，对所述第一开口底部的半导体衬底进行离子注入，形成源区。
14.如权利要求I所述闪存的存储单元的形成方法，其特征在于，所述半导体衬底的材料为硅、硅锗、碳化硅或绝缘体上硅。
全文摘要
一种闪存的存储单元的形成方法，包括提供半导体衬底，半导体衬底表面具有浮栅层，浮栅层内具有第一开口，第一开口暴露出半导体衬底的表面，浮栅层与半导体衬底之间通过绝缘层相互隔离，浮栅层表面具有控制栅层，控制栅层和浮栅层之间通过层间介质层相互隔离，控制栅层表面具有掩膜层，掩膜层内具有第二开口，第二开口和第一开口贯通，且第二开口暴露出控制栅层表面；在第一开口的侧壁形成第一侧墙；在第二开口的侧壁形成第二侧墙，第二侧墙的顶部与掩膜层表面齐平；采用选择性外延沉积工艺在第一开口和第二开口内形成源线层，源线层的顶部不高于掩膜层的表面。所形成的闪存的存储单元性能稳定。
文档编号H01L27/115GK102800679SQ201210301659
公开日2012年11月28日 申请日期2012年8月22日 优先权日2012年8月22日
发明者曹子贵 申请人:上海宏力半导体制造有限公司