薄膜晶体管结构及其制作方法
【专利摘要】本发明是有关一种薄膜晶体管结构及其制作方法，其中的薄膜晶体管结构包括：金属氧化物半导体层、栅极、源极与漏极、栅绝缘层以及保护层。金属氧化物半导体层具有结晶表面，其中结晶表面是由多个彼此不相连的结晶颗粒所组成。结晶颗粒中的铟含量占金属氧化物半导体层中所有金属成分的50%以上。栅极配置于金属氧化物半导体层的一侧。源极与漏极配置于金属氧化物半导体层的另一侧上。栅绝缘层配置于栅极与金属氧化物半导体层之间。保护层配置于栅绝缘层上，其中金属氧化物半导体层的结晶表面直接接触栅绝缘层或保护层。
【专利说明】薄膜晶体管结构及其制作方法
【技术领域】
[0001]本发明是有关于一种半导体结构及其制作方法，且特别是有关于一种薄膜晶体管结构及其制作方法。
【背景技术】
[0002]以目前最为普及的液晶显示器为例，其主要是由薄膜晶体管阵列基板、彩色滤光基板以及夹设于两者之间的液晶层所构成。在现有习知的薄膜晶体管阵列基板上，多采用非晶硅(a-Si)薄膜晶体管或低温多晶硅薄膜晶体管作为各个子像素的切换元件。一般来说，薄膜晶体管至少具有栅极、源极、漏极以及通道层等构件，其中可通过控制栅极的电压来改变通道层的导电性，以使源极与漏极之间形成导通(开)或绝缘(关)的状态。此外，通常还会在通道层上形成一具有N型掺杂或P型掺杂的殴姆接触层，以减少通道层与源极、或通道层与漏极间的接触电阻。而在现有习知的薄膜晶体管中，所使用的通道层材质大多为非晶娃(amorphous silicon, a_Si)或多晶娃(poly-silicon, p-Si)?
[0003]然而，不论是以非晶硅或是以多晶硅作为通道层的材料，其制作的薄膜晶体管均需要较高的工艺温度，因此目前的低温多晶硅及非晶硅的工艺可能会破坏软性基板、粘着层等构件的特性，而导致上述构件劣化，进而影响显示器的元件特性。此外，由于非晶硅薄膜晶体管的载子迁移率(carrier mobility)较低且信赖性(reliability)不佳，因此非晶硅薄膜晶体管的应用范围仍受到诸多限制。
【发明内容】
[0004]本发明的目的在于，克服现有的薄膜晶体管存在的问题，而提供一种薄膜晶体管结构，其具有铟含量较高的结晶颗粒，可提升元件的载子移动率(carrier mobility)与稳定性。`
[0005]本发明提供一种薄膜晶体管结构及其制作方法，用以制作上述薄膜晶体管结构。
[0006]本发明的一实施例提出一种薄膜晶体管结构，配置于基板上。薄膜电极晶体结构包括金属氧化物半导体层、栅极、源极与漏极、栅绝缘层以及保护层。金属氧化物半导体层具有结晶表面，其中结晶表面是由多个彼此不相连的结晶颗粒所组成，且结晶颗粒中的铟含量占金属氧化物半导体层中所有金属成分的50%以上。栅极配置于金属氧化物半导体层的一侧。源极与漏极配置于金属氧化物半导体层的另一侧上。栅绝缘层配置于栅极与金属氧化物半导体层之间。保护层配置于栅绝缘层上，其中金属氧化物半导体层的结晶表面直接接触栅绝缘层或保护层。
[0007]在本发明的一实施例中，上述的栅极配置于基板上，栅绝缘层覆盖栅极与部分基板。金属氧化物半导体层配置于栅绝缘层上。源极与漏极暴露出金属氧化物半导层的结晶表面。保护层覆盖源极、漏极、栅绝缘层以及结晶表面。
[0008]在本发明的一实施例中，上述的源极与漏极配置于基板上且暴露出基板的一部分。金属氧化物半导体层配置于源极与漏极上且覆盖基板的部分。栅绝缘层配置于金属氧化物半导体层上且覆盖金属氧化物半导体层、源极以及漏极。栅极配置于栅绝缘层上，而保护层覆盖栅极以及栅绝缘层。
[0009]在本发明的一实施例中，上述的金属氧化物半导体层的材质包括氧化铟镓锌(Indium-Gallium-Zinc Oxide,IGZ0)。
[0010]在本发明的一实施例中，上述的栅绝缘层的材质与保护层的材质包括硅氧化物、硅氮化物或硅氮氧化物。
[0011]在本发明的一实施例中，上述的每一结晶颗粒的粒径介于I纳米至100纳米之间。
[0012]本发明的一实施例还提出一种薄膜晶体管结构的制作方法，其包括以下步骤。形成栅极于基板上。形成栅绝缘层于基板上，其中栅绝缘层覆盖栅极与部分基板。形成金属氧化物半导体层于栅绝缘层上，其中金属氧化物半导体层暴露出部分栅绝缘层。形成源极与漏极于金属氧化物半导体层上，其中源极与漏极暴露出金属氧化物半导体层的一部分表面。形成保护层于源极与漏极上。保护层覆盖源极、漏极以及栅绝缘层，且保护层直接接触源极与栅极所暴露出的金属氧化物半导体层的部分表面，而形成结晶表面。结晶表面是由多个彼此不相连的结晶颗粒所组成，且结晶颗粒中的铟含量占金属氧化物半导体层中所有金属成分的50%以上。
[0013]在本发明的一实施例中，上述的金属氧化物半导体层的材质包括氧化铟镓锌(Indium-Gallium-Zinc Oxide, IGZ0)。
[0014]在本发明的一实施例中，上述的栅绝缘层的材质与保护层的材质包括硅氧化物、硅氮化物或硅氮氧化物。
[0015]在本发明的一实施例中，上述的每一结晶颗粒的粒径介于I纳米至100纳米之间。
[0016]在本发明的一实施例中，上述的形成保护层的工艺温度介于100°C至300°C。
[0017]本发明的一实施例更提出一种薄膜晶体管结构的制作方法，其包括以下步骤。形成源极与漏极于基板上，其中源极与漏极暴露出基板的一部分。形成金属氧化物半导体层于基板上，其中金属氧化物半导体层覆盖源极、漏极以及源极与漏极所暴露出基板的部分。形成栅绝缘层于基板上，其中栅绝缘层覆盖金属氧化物半导体层、源极与漏极，且栅绝缘层直接接触金属氧化物半导体层而形成结晶表面。结晶表面是由多个彼此不相连的结晶颗粒所组成，且结晶颗粒中的铟含量占金属氧化物半导体层中所有金属成分的50%以上。形成栅极于栅绝缘层上。形成保护层于栅极上，其中保护层覆盖栅极与栅绝缘层。
[0018]在本发明的一实施例中，上述的金属氧化物半导体层的材质包括氧化铟镓锌(Indium-Gallium-Zinc Oxide, IGZO)。
[0019]在本发明的一实施例中，上述的栅绝缘层的材质与保护层的材质包括硅氧化物、硅氮化物或硅氮氧化物。
[0020]在本发明的一实施例中，上述的每一结晶颗粒的粒径介于I纳米至100纳米之间。
[0021]在本发明的一实施例中，上述的形成栅绝缘层的工艺温度介于100°C至400°C。
[0022]基于上述，由于本发明的金属氧化物半导体层与保护层或栅绝缘层接触的介面具有多个彼此不相连的结晶颗粒，其中结晶颗粒中的铟含量占金属氧化物半导体层中所有金属成分的50%以上，且铟的导电性较佳，因此本发明的薄膜晶体管结构可具有较高的载子迁移率与稳定性。
[0023]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【专利附图】
【附图说明】
[0024]图1A绘示为本发明的一实施例的一种薄膜晶体管结构的剖面示意图。
[0025]图1B绘示为图1A的薄膜晶体管结构的俯视示意图。
[0026]图2绘示为本发明的另一实施例的一种薄膜晶体管结构的剖面示意图。
[0027]【主要元件符号说明】
[0028]10:基板12:部分
[0029]100a、IOOb:薄膜晶体管结构 110a、110b:栅极
[0030]120a、120b:栅绝缘层130a、130b:金属氧化物半导体层
[0031]131a、131b:结晶表面132a、132b:结晶颗粒
[0032]140a、140b:源极150a、150b:漏极
[0033]160a、160b:保护 层S:部分表面
【具体实施方式】
[0034]为进一步阐述本发明为达成预定发明目的所采取的技术手段以及其功效，以下结合附图及较佳实施例，对依据本发明提出的薄膜晶体管结构及其制作方法的【具体实施方式】、结构、流程、特征及其功效，详细说明如后。
[0035]图1A绘示为本发明的一实施例的一种薄膜晶体管结构的剖面示意图。图1B绘示为图1A的薄膜晶体管结构的俯视示意图。为了方便说明起见，图1B中省略绘示部分图1A的构件。依照本实施例的薄膜晶体管结构的制作方法，首先，请参考图1A，形成栅极IlOa于基板10上。此处，基板10的材质例如为玻璃、塑胶或其他合适的材料，而栅极IlOa的材质例如是金属。
[0036]接着，请同时参考图1A与图1B，形成栅绝缘层120a于基板10上，其中栅绝缘层120a覆盖栅极IlOa与部分基板10。此处，栅绝缘层120a的材质例如是硅氧化物、硅氮化物或硅氮氧化物。
[0037]接着，请再同时参考图1A与图1B，形成金属氧化物半导体层130a于栅绝缘层120a上，其中金属氧化物半导体层130a暴露出部分栅绝缘层120a。此处，金属氧化物半导体层130a的材质例如是氧化铟镓锌(Indium-Gallium-Zinc Oxide, IGZO)。
[0038]之后，请再同时参考图1A与图1B，形成源极140a与漏极150a于金属氧化物半导体层130a上，其中源极140a与漏极150a暴露出金属氧化物半导体层130a的一部分表面
S。此处，源极140a与漏极150a的材质例如是金属，且源极140a与漏极150a所采用的金属可与栅极I IOa所采用的金属相同或不同，于此并不加以限制。
[0039]最后，请再参考图1A，形成保护层160a于源极140a与漏极150a上，其中保护层160a覆盖源极140a、漏极150a以及栅绝缘层120a。特别是，保护层160a直接接触源极140a与漏极150a所暴露出的金属氧化物半导体层130a的部分表面S,而形成结晶表面131a,其中结晶表面131a是由多个彼此不相连的结晶颗粒132a所组成，且结晶颗粒132a中的铟含量占金属氧化物半导体层130a中所有金属成分的50%以上。较佳地，铟含量占金属氧化物半导体层130a中所有金属成分的53%，而镓含量占金属氧化物半导体层130a中所有金属成分的32%，而锌含量占金属氧化物半导体层130a中所有金属成分的15%。上述的金属含量所占的比例皆是以原子百分比来计算。
[0040]更具体来说，在本实施例中，形成保护层160a的工艺温度例如是介于100°C至300°C，在此工艺中，金属氧化物半导体层130a与保护层160a所接触的界面(即部分表面S)会逐渐析出富含铟含量的结晶颗粒132a (此为析出物)。此处，保护层160a的材质例如是硅氧化物、硅氮化物或硅氮氧化物，而每一结晶颗粒132a的粒径例如是介于I纳米至100纳米之间。至此，已完成薄膜晶体管结构IOOa的制作。在其他实施例中，亦可在形成保护层160a后，进行退火工艺，其工艺温度例如是介于20(TC至40(TC，借此更进一步地增加析出富含铟含量的结晶颗粒132a。
[0041]在结构上，请再参考图1A，在本实施例中，薄膜晶体管结构IOOa是配置于基板10上，其中薄膜晶体管结构IOOa包括金属氧化物半导体层130a、栅极110a、源极140a与漏极150a、栅绝缘层120a以及保护层160a。金属氧化物半导体层130a具有结晶表面131a，其中结晶表面131a是由彼此不相连的结晶颗粒132a所组成，且结晶颗粒132a中的铟含量占金属氧化物半导体层130a中所有金属成分的50%以上。栅极IlOa配置于金属氧化物半导体层130a的一侧。源极140a与漏极150a配置于金属氧化物半导体层130a的另一侧上。栅绝缘层120a配置于栅极IlOa与金属氧化物半导体层130a之间。保护层160a配置于栅绝缘层120a上，其中金属氧化物半导体层130a的结晶表面131a直接接触保护层160a。
[0042]更具体来说，本实施例的栅极IlOa配置于基板10上，栅绝缘层120a覆盖栅极IlOa与部分基板10。金属氧化物半导体层130a配置于栅绝缘层120a上。源极140a与漏极150a暴露出金属氧化物半导层130a的结晶表面131a。保护层160a覆盖源极140a、漏极150a、栅绝缘层120a以及结晶表面131a。简言之，本实施例的薄膜晶体管结构IOOa为底电极薄膜晶体管(bottomgate TFT)结构。此外,在本实施例中，金属氧化物半导体层130a的材质例如是氧化铟镓锌，而栅绝缘层120a的材质与保护层160a的材质例如是硅氧化物、硅氮化物或硅氮氧化物。结晶颗粒132a的粒径例如是介于I纳米至100纳米之间。
[0043]由于本实施例的金属氧化物半导体层130a与保护层160a接触的界面(即部分表面S)具有彼此不相连的结晶颗粒132a，其中结晶颗粒132a中的铟含量占金属氧化物半导体层130a中所有金属成分的50%以上，且铟的导电性较佳。因此，源极140a与金属氧化物半导体层130a、或是漏极150a与金属氧化物半导体层130a之间的接触电阻可被降低，故本实施例的薄膜晶体管结构IOOa可具有较高的载子迁移率、稳定性及开口率。此外，由于本实施例的金属氧化物半导体层130a与保护层160a接触的界面具有结晶颗粒132a，因此相较现有习知没有结晶颗粒的氧化物半导体通道层而言，本实施例的金属氧化物半导体层130a的宽度W可在不影响开口率的情况下所缩短，可节省布局空间与制作成本。
[0044]图2绘示为本发明的另一实施例的一种薄膜晶体管结构的剖面示意图。依照本实施例的薄膜晶体管结构的制作方法，首先，请参考图2，形成源极140b与漏极150b于基板10上，其中源极140b与漏极150b暴露出基板10的一部分12。此处，基板10的材质例如为玻璃、塑胶或其他合适的材料，而源极140b与漏极150b的材质例如是金属。
[0045]接着，请再参考图2，形成金属氧化物半导体层130b于基板10上，其中金属氧化物半导体层130b覆盖源极140b、漏极150b以及源极140b与漏极150b所暴露出基板10的部分12。此处,金属氧化物半导体层130b的材质例如是氧化铟镓锌(Indium-Gallium-ZincOxide, IGZO)。
[0046]接着，请再参考图2，形成栅绝缘层120b于基板10上，其中栅绝缘层120b覆盖金属氧化物半导体层130b、源极140b与漏极150b。特别是，栅绝缘层120b直接接触金属氧化物半导体层130b而形成结晶表面131b，其中结晶表面131b是由多个彼此不相连的结晶颗粒132b所组成，且结晶颗粒132b中的铟含量占金属氧化物半导体层130b中所有金属成分的50%以上。较佳地，铟含量占金属氧化物半导体层130b中所有金属成分的53%，而镓含量占金属氧化物半导体层130b中所有金属成分的32%，而锌含量占金属氧化物半导体层130b中所有金属成分的15%。上述的金属含量所占的比例皆是以原子百分比来计算。
[0047]更具体来说，在本实施例中，形成栅绝缘层120b的工艺温度例如是介于100°C至400°C，在此工艺中，金属氧化物半导体层130b与栅绝缘层120b所接触的界面(即部分表面S)会逐渐析出富含铟含量的结晶颗粒132b (此为析出物)。此处，栅绝缘层120b的材质例如是硅氧化物、硅氮化物或硅氮氧化物，而每一结晶颗粒132b的粒径例如是介于I纳米至100纳米之间。
[0048]之后，请再参考图2，形成栅极IlOb于栅绝缘层120b上。此处，栅极IlOb的材质包括金属，且栅极IlOb所采用的金属可与源极140b与漏极150b所采用的金属相同或不同，于此并不加以限制。
[0049]最后，请再参考图2，形成保护层160b于栅极IlOb上，其中保护层160b覆盖栅极IlOb与栅绝缘层120b。此处，保护层160b的材质例如是硅氧化物、硅氮化物或硅氮氧化物。至此，已完成薄膜晶体管结构IOOb的制作。在其他实施例中，亦可在形成保护层16ba后，进行退火工艺，其工艺温度例如是介于200°C至400°C，借此更进一步地增加析出富含铟含量的结晶颗粒132b。
[0050]在结构上，请再参考图2，在本实施例中，薄膜晶体管结构IOOb是配置于基板10上，其中薄膜电极晶体结构IOOb包括金属氧化物半导体层130b、栅极110b、源极140b与漏极150b、栅绝缘层120b以及保护层160b。金属氧化物半导体层130b具有结晶表面131b，其中结晶表面131b是由彼此不相连的结晶颗粒132b所组成，且结晶颗粒132b中的铟含量占金属氧化物半导体层130b中所有金属成分的50%以上。栅极IlOb配置于金属氧化物半导体层130b的一侧。源极140b与漏极150b配置于金属氧化物半导体层130b的另一侧上。栅绝缘层120b配置于栅极IlOb与金属氧化物半导体层130b之间。保护层160b配置于栅绝缘层120b上，其中金属氧化物半导体层130b的结晶表面131b直接接触栅绝缘层120b。
[0051]更具体来说，源极140b与漏极150b配置于基板10上且暴露出基板10的一部分
12。金属氧化物半导体层130b配置于源极140b与漏极150b上且覆盖基板10的部分12。栅绝缘层120b配置于金属氧化物半导体层130b上且覆盖金属氧化物半导体层130b、源极140b以及漏极150b。栅极IlOb配置于栅绝缘层120b上，而保护层160b覆盖栅极IlOb以及栅绝缘层120b。此外，在本实施例中，金属氧化物半导体层130b的材质例如是氧化铟镓锌，而栅绝缘层120b的材质与保护层160b的材质例如是硅氧化物、硅氮化物或硅氮氧化物。结晶颗粒132b的粒径例如是介于I纳米至100纳米之间。
[0052]由于本实施例的金属氧化物半导体层130b与栅绝缘层120b接触的界面具有彼此不相连的结晶颗粒132b，其中结晶颗粒132b中的铟含量占金属氧化物半导体层130b中所有金属成分的50%以上，且铟的导电性较佳。因此，源极140b与金属氧化物半导体层130b、或是漏极150b与金属氧化物半导体层130b之间的接触电阻可被降低，故本实施例的薄膜晶体管结构IOOb可具有较高的载子迁移率、稳定性及开口率。此外，由于本实施例的金属氧化物半导体层130b与栅绝缘层120b接触的界面具有结晶颗粒132b，因此相较现有习知没有结晶颗粒的氧化物半导体通道层而言，本实施例的金属氧化物半导体层130b的宽度可在不影响开口率的情况下所缩短，可节省布局空间与制作成本。
[0053]综上所述，由于本发明的金属氧化物半导体层与保护层或栅绝缘层接触的界面具有彼此不相连的结晶颗粒，其中结晶颗粒中的铟含量占金属氧化物半导体层中所有金属成分的50%以上，且铟的导电性较佳。因此，源极与金属氧化物半导体层、或是漏极与金属氧化物半导体层之间的接触电阻可被降低。故，本发明的薄膜晶体管结构可具有较高的载子迁移率、稳定性与开口率。此外，由于本发明的金属氧化物半导体层与保护层或栅绝缘层接触的界面具有结晶颗粒，因此可在不影响开口率的情况下缩短金属氧化物半导体层的宽度，可节省布局空间与制作成本。
[0054]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种薄膜晶体管结构，配置于基板上，其特征在于，该薄膜晶体管结构包括: 金属氧化物半导体层，具有结晶表面，其中该结晶表面是由多个彼此不相连的结晶颗粒所组成，且上述结晶颗粒中的铟含量占该金属氧化物半导体层中所有金属成分的50%以上； 栅极，配置于该金属氧化物半导体层的一侧； 源极与漏极，配置于该金属氧化物半导体层的另一侧上； 栅绝缘层，配置于该栅极与该金属氧化物半导体层之间；以及保护层，配置于该栅绝缘层上，其中该金属氧化物半导体层的该结晶表面直接接触该栅绝缘层或该保护层。
2.如权利要求1所述的薄膜晶体管结构，其特征在于其中该栅极配置于该基板上，该栅绝缘层覆盖该栅极与部分该基板，该金属氧化物半导体层配置于该栅绝缘层上，该源极与该漏极暴露出该金属氧化物半导层的该结晶表面，该保护层覆盖该源极、该漏极、该栅绝缘层以及该结晶表面。
3.如权利要求1所述的薄膜晶体管结构，其特征在于其中该源极与该漏极配置于该基板上且暴露出该基板的一部分，该金属氧化物半导体层配置于该源极与该漏极上且覆盖该基板的该部分，该栅绝缘层配置于该金属氧化物半导体层上且覆盖该金属氧化物半导体层、该源极以及该 漏极，该栅极配置于该栅绝缘层上，而该保护层覆盖该栅极以及该栅绝缘层。
4.如权利要求1所述的薄膜晶体管结构，其特征在于其中该金属氧化物半导体层的材质包括氧化铟镓锌。
5.如权利要求1所述的薄膜晶体管结构，其特征在于其中该栅绝缘层的材质与该保护层的材质包括硅氧化物、硅氮化物或硅氮氧化物。
6.如权利要求1所述的薄膜晶体管结构，其特征在于其中各该结晶颗粒的粒径介于I纳米至100纳米之间。
7.一种薄膜晶体管结构的制作方法，其特征在于包括: 形成栅极于基板上； 形成栅绝缘层于该基板上，其中该栅绝缘层覆盖该栅极与部分该基板； 形成金属氧化物半导体层于该栅绝缘层上，其中该金属氧化物半导体层暴露出部分该栅绝缘层； 形成源极与漏极于该金属氧化物半导体层上，其中该源极与该漏极暴露出该金属氧化物半导体层的一部分表面；以及 形成保护层于该源极与该漏极上，该保护层覆盖该源极、该漏极以及该栅绝缘层，且该保护层直接接触该源极与该栅极所暴露出的该金属氧化物半导体层的该部分表面，而形成结晶表面，其中该结晶表面是由多个彼此不相连的结晶颗粒所组成，且上述结晶颗粒中的铟含量占该金属氧化物半导体层中所有金属成分的50%以上。
8.如权利要求7所述的薄膜晶体管结构的制作方法，其特征在于其中该金属氧化物半导体层的材质包括氧化铟镓锌。
9.如权利要求7所述的薄膜晶体管结构的制作方法，其特征在于其中该栅绝缘层的材质与该保护层的材质包括硅氧化物、硅氮化物或硅氮氧化物。
10.如权利要求7所述的薄膜晶体管结构的制作方法，其特征在于其中各该结晶颗粒的粒径介于I纳米至100纳米之间。
11.如权利要求7所述的薄膜晶体管结构的制作方法，其特征在于其中形成该保护层的工艺温度介于100°C至300°C。
12.一种薄膜晶体管结构的制作方法，其特征在于包括: 形成源极与漏极于基板上，其中该源极与该漏极暴露出该基板的一部分； 形成金属氧化物半导体层于该基板上，其中该金属氧化物半导体层覆盖该源极、该漏极以及该源极与该漏极所暴露出该基板的该部分； 形成栅绝缘层于该基板上，其中该栅绝缘层覆盖该金属氧化物半导体层、该源极与该漏极，且该栅绝缘层直接接触该金属氧化物半导体层而形成结晶表面，该结晶表面是由多个彼此不相连的结晶颗粒所组成，且上述结晶颗粒中的铟含量占该金属氧化物半导体层中所有金属成分的50%以上； 形成栅极于该栅绝缘层上；以及 形成保护层于该栅极上，其中该保护层覆盖该栅极与该栅绝缘层。
13.如权利要求12所述的薄膜晶体管结构的制作方法，其特征在于其中该金属氧化物半导体层的材质包括氧化铟镓锌。
14.如权利要求12所述的薄膜晶体管结构的制作方法，其特征在于其中该栅绝缘层的材质与该保护层的材质包括硅氧化物、硅氮化物或硅氮氧化物。
15.如权利要求12所述`的薄膜晶体管结构的制作方法，其特征在于其中各该结晶颗粒的粒径介于I纳米至100纳米之间。
16.如权利要求12所述的薄膜晶体管结构的制作方法，其特征在于其中形成该栅绝缘层的工艺温度介于100°C至400°C。
【文档编号】H01L29/786GK103779421SQ201210497328
【公开日】2014年5月7日 申请日期:2012年11月28日 优先权日:2012年10月19日
【发明者】徐振航, 余宗玮, 辛哲宏 申请人:元太科技工业股份有限公司