专利名称：一种抑制栅源短路失效的mosfet场效应管的制作方法
技术领域：
本实用新型涉及一种MOSFET器件。
背景技术：
常规MOSFET器件在多晶硅栅刻蚀完成后通过热分解方式生长钝化隔离层，其缺陷在于热分解方式本身就是一个引入颗粒和缺陷的过程，而且多晶硅栅在整个工艺制程后期存在一个较长时间暴露环境的过程，故颗粒、擦伤等各种缺陷极易导致MOSFET器件因为栅源短路原因而失效。
发明内容本使用新型所要解决的技术问题就是针对现有工艺制程的不足，提供一种在多晶硅栅进行包覆后再进行生长钝化隔离层，可有效抑制栅源级短路失效的形成。为解决上述技术问题，本实用新型提供的技术方式是一种抑制栅源短路失效的MOSFET场效应管，其包括单晶硅衬底层，生长在衬底层主表面的外延层，扩散在外延层内的阱区，及位于阱区内的左右对称的源区，所述阱区及源区为外延层的主表面的一部分，在所述外延层主表面设置有栅氧化层，在所述栅氧化层表面形成有多晶硅栅，在所述多晶硅栅上积淀有钝化层及金属层，所述栅氧化层及所述多晶硅栅至少面对所述源区和阱区；其特征在于在多晶硅栅与钝化层之间设置有包覆多晶硅栅表面及四周侧壁的包覆层。所述包覆层厚度约20 250nm。所述栅氧化层厚度约为5(Tl00nm。所述栅氧化层和多晶硅栅为左右对称分布在所述外延层主表面一侧，在其左右对称之间形成有触及所述外延层表面的金属接触区，所述金属接触区面对所述源区和所述阱区，所述金属层积淀在所述钝化层及所述金属接触区上。通过掺氯热氧化工艺可使生成的二氧化硅包覆层起到如下作用可吸收、提取多晶硅栅中的有害杂质；集中分布在SI02-SI界面的附近的氯可使迁移到界面的钠离子的正电荷效应减弱并陷住不动，从而使其丧失电活性和不稳定性；氯填补氧空位，所以膜层中的固定电荷和界面态密度也会降低。将多晶硅栅完成刻蚀或高能离子注入后，通过掺氯热氧化工艺在多晶硅栅表面及侧壁生长二氧化硅包覆层，可对多晶硅栅整体进行保护，同时可以修复刻蚀以及离子注入后形成的各类缺陷，从而有效抑制栅源级短路失效形成。
图I，本实用新型的结构示意图。
具体实施方式
针对上述技术方案，现举一较佳实施例并结合图式进行具体说明。参看图1，其中。衬底1，采用N++型单晶硅半导体材料，作为衬底，N++杂质浓度为2E18 2E19个/cm3在衬底的主表面上形成外延层2，外延层2为掺杂有F的单晶硅半导体材料，F杂质的离子浓度为2E14 8E15。在外延层2的主表面中一部分由外向内形成一 P+阱区3，P+杂质浓度约2E14个/cm3。在P+阱区3内形成有左右对称的源区4，源区4其离子类型与外延层的离子类型相同，都为N型导电类型，且源区4的杂质浓度高于外延层的杂质浓度，为N+型杂质。P+阱区、源区其均为外延层主表面的一部分中。在P+阱区和外延层之间形成PN结，P+阱区和源区之间也形成PN结。其中N杂质为砷(As)，磷(P)等，P杂质为铝(AL)，硼(B)等。在外延层2、P+阱区3及源区4的上表面通过热氧化形成栅氧化层5，栅氧化层厚度约为50nnTl00nm。在栅氧化层5上方形成有多晶娃栅6,通过光刻和刻蚀,形成左右对称的栅氧化层5区域和多晶硅栅6区域，在左右对称的栅氧化层5和多晶硅栅6之间刻蚀至P+阱区、源区及外延层的主表面，形成一金属接触区7。左或右侧的栅氧化层5和多晶硅栅 6至少面对源区4和外延层之间的P+阱区，金属接触区7也至少面对源区4和外延层之间的P+阱区。在多晶硅栅6的表面及侧壁通过热氧化工艺包覆一层包覆层8，该包覆层8为二氧化硅包覆层。热氧化工艺为采用掺氯热氧化工艺，其生成的二氧化硅包覆层厚度约为2(T250nm。通过掺氯热氧化工艺可使生成的二氧化硅包覆层起到如下作用可吸收、提取多晶硅栅中的有害杂质；集中分布在SI02-SI界面的附近的氯可使迁移到界面的钠离子的正电荷效应减弱并陷住不动，从而使其丧失电活性和不稳定性；氯填补氧空位，所以膜层中的固定电荷和界面态密度也会降低。将多晶硅栅完成刻蚀或高能离子注入后，通过掺氯热氧化工艺在多晶硅栅表面及侧壁生长二氧化硅包覆层，可对多晶硅栅整体进行保护，同时可以修复刻蚀以及离子注入后形成的各类缺陷，从而有效抑制栅源级短路失效形成。在包覆层制程工艺后，进入常规CMOS后道制程工艺，包括在包覆层8的表面及侧壁积淀一层钝化层9，该钝化层材料为二氧化硅，厚度约IOOOnm ；以及在金属接触区7和钝化层9表面积淀一层金属铝膜，并通过光刻及刻蚀形成栅电极及源电极。在衬底I的另一表面淀积金属形成有漏电极。
权利要求1.一种抑制栅源短路失效的MOSFET场效应管，其包括单晶硅衬底层，生长在衬底层主表面的外延层，扩散在外延层内的阱区，及位于阱区内的左右对称的源区，所述阱区及源区为外延层的主表面的一部分，在所述外延层主表面设置有栅氧化层，在所述栅氧化层表面形成有多晶硅栅，在所述多晶硅栅上积淀有钝化层及金属层，所述栅氧化层及所述多晶硅栅至少面对所述源区和阱区；其特征在于在多晶硅栅与钝化层之间设置有包覆多晶硅栅表面及四周侧壁的包覆层。
2.根据权利要求I所述的抑制栅源短路失效的MOSFET场效应管，其特征在于所述包覆层厚度约2(T250nm。
3.根据权利要求I所述的抑制栅源短路失效的MOSFET场效应管，其特征在于所述栅氧化层厚度约为5(Tl00nm。
4.根据权利要求1、2、3任一所述的抑制栅源短路失效的MOSFET场效应管，其特征在于 所述栅氧化层和多晶硅栅为左右对称分布在所述外延层主表面一侧，在其左右对称之间形成有触及所述外延层表面的金属接触区，所述金属接触区面对所述源区和所述阱区，所述金属层积淀在所述钝化层及所述金属接触区上。
专利摘要一种抑制栅源短路失效的MOSFET场效应管，其包括单晶硅衬底层，生长在衬底层主表面的外延层，扩散在外延层内的阱区，及位于阱区内的左右对称的源区，阱区及源区为外延层的主表面的一部分，在外延层主表面设置有栅氧化层，在栅氧化层表面形成有多晶硅栅，在多晶硅栅上积淀有钝化层及金属层，栅氧化层及多晶硅栅至少面对源区和阱区；在多晶硅栅与钝化层之间设置有包覆多晶硅栅表面及四周侧壁的包覆层。包覆层可对多晶硅栅整体进行保护，同时可以修复刻蚀以及离子注入后形成的各类缺陷，从而有效抑制栅源级短路失效形成。
文档编号H01L23/31GK202651120SQ201220271138
公开日2013年1月2日 申请日期2012年6月11日 优先权日2012年6月11日
发明者姚伟明, 巨峰峰, 杨勇 申请人:扬州国宇电子有限公司