一种半导体器件的制造方法
【专利摘要】本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自下而上依次层叠的高k介电层、覆盖层、保护层和牺牲栅电极层；在所述半导体衬底上依次形成接触孔蚀刻停止层和层间介电层，并执行一研磨过程以露出所述伪栅极结构的顶部；去除所述伪栅极结构中的牺牲栅电极层；去除所述伪栅极结构中的保护层；在所述伪栅极结构中的覆盖层上形成金属栅极结构。根据本发明，由于所述保护层的存在，去除所述伪栅极结构中的牺牲栅电极层时可以避免损伤到所述伪栅极结构中的覆盖层。
【专利说明】一种半导体器件的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种实施后栅极(gate-last)工艺时去除伪栅极结构中的牺牲栅电极层的方法。
【背景技术】
[0002]在下一代集成电路的制造工艺中，对于互补金属氧化物半导体(CMOS)的栅极的制作，通常采用高k-金属栅工艺。对于具有较高工艺节点的晶体管结构而言，所述高k-金属栅工艺通常为后栅极工艺，其典型的实施过程包括:首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上的界面层、高k介电层、覆盖层(capping layer)和牺牲栅电极层构成；然后，在所述伪栅极结构的两侧形成栅极间隙壁结构，之后去除所述伪栅极结构中的牺牲栅电极层，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积功函数金属层(workfunct1n metal layer)、阻挡层(barrier layer)和浸润层(wetting layer);最后进行金属栅极材料(通常为招)的填充。
[0003]在上述工艺过程中，通常采用干法蚀刻工艺去除所述伪栅极结构中的牺牲栅电极层，由此会对所述牺牲栅电极层下方的覆盖层造成一定程度的损伤。随后，在所述受到损伤的覆盖层上形成的金属栅极材料(通常为铝)时，所述金属栅极材料向所述高k介电层的扩散趋势显著增强，由此造成半导体器件性能的下降。
[0004]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自下而上依次层叠的高k介电层、覆盖层、保护层和牺牲栅电极层；在所述半导体衬底上依次形成接触孔蚀刻停止层和层间介电层，并执行化学机械研磨以露出所述伪栅极结构的顶部；去除所述伪栅极结构中的牺牲栅电极层；去除所述伪栅极结构中的保护层；在所述伪栅极结构中的覆盖层上形成金属栅极结构。
[0006]进一步，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区和所述PMOS区上均形成有所述伪栅极结构。
[0007]进一步，所述伪栅极结构中的高k介电层的下方形成有界面层。
[0008]进一步，所述保护层的材料包括氧化硅或氮氧化钛。
[0009]进一步，所述牺牲栅电极层的材料包括多晶硅、氮化硅或无定形碳。
[0010]进一步，所述覆盖层的材料包括氮化钛或氮化钽。
[0011]进一步，采用干法蚀刻工艺去除所述牺牲栅电极层。
[0012]进一步，所述干法蚀刻所使用的蚀刻气体包括NF3、HBr或者CF4。
[0013]进一步，在实施所述干法蚀刻之前，还包括在所述半导体衬底上依次形成图形化的硬掩膜层和光致抗蚀剂层的步骤。[0014]进一步，在实施所述干法蚀刻之前，还包括在所述半导体衬底上形成图形化的光致抗蚀剂层的步骤。
[0015]进一步，所述硬掩膜层的材料为氮化钛。
[0016]进一步，采用湿法清洗工艺去除所述保护层。
[0017]进一步，实施所述湿法清洗的工艺条件为:清洗液的PH值范围:6〈PH〈8，所述清洗液包含浓度小于10%的氟化物和浓度小于10%的双氧水。
[0018]进一步，所述牺牲栅电极层的去除为先去除位于所述NMOS区上的伪栅极结构中的牺牲栅电极层再去除位于所述PMOS区上的伪栅极结构中的牺牲栅电极层。
[0019]进一步，所述牺牲栅电极层的去除为同时去除位于所述半导体衬底上的全部伪栅极结构中的牺牲栅电极层。
[0020]进一步，所述伪栅极结构的两侧形成有侧壁结构。
[0021]进一步，所述侧壁结构至少包括氧化物层和/或氮化物层。
[0022]根据本发明，由于所述保护层的存在，去除所述伪栅极结构中的牺牲栅电极层时可以避免损伤到所述伪栅极结构中的覆盖层。
【专利附图】
【附图说明】
[0023]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0024]附图中:
[0025]图1A-图1F为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0026]图2为根据本发明示例性实施例的方法实施后栅极工艺时去除伪栅极结构中的牺牲栅电极层的流程图。
【具体实施方式】
[0027]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0028]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的实施后栅极工艺时去除伪栅极结构中的牺牲栅电极层的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0029]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0030][示例性实施例]下面，参照图1A-图1F和图2来描述根据本发明示例性实施例的方法实施后栅极工艺时去除伪栅极结构中的牺牲栅电极层的详细步骤。
[0031]参照图1A-图1F，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0032]首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料。在半导体衬底100中形成有隔离结构101，作为示例，隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，隔离结构101将半导体衬底100分为NMOS区和PMOS区。半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
[0033]在半导体衬底100的NMOS区和PMOS区上均形成有伪栅极结构102，作为示例，伪栅极结构102包括自下而上依次层叠的界面层101a、高k介电层101b、覆盖层101c、保护层1ld和牺牲栅电极层101e。界面层1la的材料包括硅氧化物(S1x)。高k介电层1lb的材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡银钛、氧化钡钛、氧化银钛、氧化招等，特别优选的是氧化铪、氧化错或氧化招。覆盖层1lc的材料包括氮化钛或氮化钽。保护层1ld的材料包括氧化硅(Si02)、氮氧化钛(T1N)等，其可以通过本领域技术人员所熟习的湿法蚀刻工艺加以去除。牺牲栅电极层1le的材料包括多晶硅、氮化硅或无定形碳。需要说明的是，界面层1la是可选的，形成界面层1la的作用是改善高k介电层1lb与半导体衬底100之间的界面特性。
[0034]此外，作为示例，在伪栅极结构102的两侧形成有侧壁结构103。其中，侧壁结构103至少包括氧化物层和/或氮化物层。
[0035]接着，如图1B所示，在半导体衬底100上依次形成接触孔蚀刻停止层104和层间介电层105，并执行化学机械研磨以露出伪栅极结构102的顶部。采用本领域技术人员所熟习的各种适宜的工艺分别形成接触孔蚀刻停止层104和层间介电层105，例如化学气相沉积工艺；其中，接触孔蚀刻停止层104的材料优选具有应力特性的氮化硅(SiN)，层间介电层105的材料为本领域中常用的各种材料，例如氧化物。
[0036]接着，在半导体衬底100上依次形成硬掩膜层106和光致抗蚀剂层107，图形化光致抗蚀剂层107以露出位于半导体衬底100的NMOS区上的硬掩膜层106。然后，如图1C所示，去除所述露出的硬掩膜层106以露出半导体衬底100的NMOS区。硬掩膜层106的材料优选氮化钛(TiN)。
[0037]接着，如图1D所示，采用灰化工艺去除光致抗蚀剂层107，并以位于PMOS区上的硬掩膜层106为掩膜，采用干法蚀刻工艺去除位于NMOS区上的伪栅极结构102中的牺牲栅电极层。所述干法蚀刻所使用的蚀刻气体包括NF3、HBr或者CF4。
[0038]接着，如图1E所示，采用湿法清洗工艺去除位于NMOS区上的伪栅极结构102中的保护层。在本实施例中，实施所述湿法清洗的工艺条件为:清洗液的PH值范围:6〈PH〈8，所述清洗液包含浓度小于10%的氟化物和浓度小于10%的双氧水。所述清洗液优选Mitsubishi Gas Chemical Inc.生产的 ATMIT12-6，C30。
[0039]接着，如图1F所示，在位于NMOS区上的伪栅极结构102中的覆盖层上形成金属栅极结构108。作为示例，所述金属栅极结构108包括自下而上堆叠而成的功函数金属层108a、阻挡层108b、浸润层108c和金属栅极材料层108d，其中，功函数金属层108a包括一层或多层金属或金属化合物，其构成材料包括氮化钛、钛铝合金或氮化钨；阻挡层108b的材料包括氮化钽或氮化钛；浸润层108c的材料包括钛或钛铝合金；金属栅极材料层108d的材料包括钨或铝。采用原子层沉积工艺或物理气相沉积工艺形成功函数金属层108a、阻挡层108b和浸润层108c，采用化学气相沉积工艺或物理气相沉积工艺形成金属栅极材料层108d。然后，执行化学机械研磨以研磨上述各层材料，所述研磨在露出层间介电层105时终止并将位于PMOS区上的硬掩膜层106去除。
[0040]接下来，根据上述示例性实施例的方法，去除位于PMOS区上的伪栅极结构102中的牺牲栅电极层和保护层，并在覆盖层上形成另一金属栅极结构，所述另一金属栅极结构与所述金属栅极结构108中的功函数金属层具有不同的功函数。
[0041]需要说明的是，上述实施例阐述的是先去除位于NMOS区上的伪栅极结构102中的牺牲栅电极层和保护层再去除位于PMOS区上的伪栅极结构102中的牺牲栅电极层和保护层的工艺过程，本领域技术人员可以知晓的是，可以同时去除位于半导体衬底100上的全部伪栅极结构102中的牺牲栅电极层和保护层。而且，在如图1C所示的工艺过程中，可以不形成硬掩膜层106，在此情况下，在如图1D所示的工艺过程中，去除位于NMOS区上的伪栅极结构102中的牺牲栅电极层之后再去除光致抗蚀剂层107。根据本发明，由于所述保护层的存在，去除所述伪栅极结构中的牺牲栅电极层时可以避免损伤到所述伪栅极结构中的覆盖层。
[0042]参照图2，其中示出了根据本发明示例性实施例的方法实施后栅极工艺时去除伪栅极结构中的牺牲栅电极层的流程图，用于简要示出整个制造工艺的流程。
[0043]在步骤201中，提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自下而上依次层叠的高k介电层、覆盖层、保护层和牺牲栅电极层；
[0044]在步骤202中，在所述半导体衬底上依次形成接触孔蚀刻停止层和层间介电层，并执行化学机械研磨以露出所述伪栅极结构的顶部；
[0045]在步骤203中，去除所述伪栅极结构中的牺牲栅电极层；
[0046]在步骤204中，去除所述伪栅极结构中的保护层；
[0047]在步骤205中，在所述伪栅极结构中的覆盖层上形成金属栅极结构。
[0048]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【权利要求】
1.一种半导体器件的制造方法，包括: 提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自下而上依次层叠的高k介电层、覆盖层、保护层和牺牲栅电极层； 在所述半导体衬底上依次形成接触孔蚀刻停止层和层间介电层，并执行化学机械研磨以露出所述伪栅极结构的顶部； 去除所述伪栅极结构中的牺牲栅电极层； 去除所述伪栅极结构中的保护层； 在所述伪栅极结构中的覆盖层上形成金属栅极结构。
2.根据权利要求1所述的方法，其特征在于，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区和所述PMOS区上均形成有所述伪栅极结构。
3.根据权利要求1所述的方法，其特征在于，所述伪栅极结构中的高k介电层的下方形成有界面层。
4.根据权利要求1所述的方法，其特征在于，所述保护层的材料包括氧化硅或氮氧化钛。
5.根据权利要求1所述的方法，其特征在于，所述牺牲栅电极层的材料包括多晶硅、氮化娃或无定形碳。
6.根据权利要求1所述的方法，其特征在于，所述覆盖层的材料包括氮化钛或氮化钽。
7.根据权利要求1所述的方法，其特征在于，采用干法蚀刻工艺去除所述牺牲栅电极层。
8.根据权利要求7所述的方法，其特征在于，所述干法蚀刻所使用的蚀刻气体包括NF3、HBr 或者 CF4。
9.根据权利要求7所述的方法，其特征在于，在实施所述干法蚀刻之前，还包括在所述半导体衬底上依次形成图形化的硬掩膜层和光致抗蚀剂层的步骤。
10.根据权利要求7所述的方法，其特征在于，在实施所述干法蚀刻之前，还包括在所述半导体衬底上形成图形化的光致抗蚀剂层的步骤。
11.根据权利要求9所述的方法，其特征在于，所述硬掩膜层的材料为氮化钛。
12.根据权利要求1所述的方法，其特征在于，采用湿法清洗工艺去除所述保护层。
13.根据权利要求12所述的方法，其特征在于，实施所述湿法清洗的工艺条件为:清洗液的PH值范围:6〈PH〈8，所述清洗液包含浓度小于10%的氟化物和浓度小于10%的双氧水。
14.根据权利要求2所述的方法，其特征在于，所述牺牲栅电极层的去除为先去除位于所述NMOS区上的伪栅极结构中的牺牲栅电极层再去除位于所述PMOS区上的伪栅极结构中的牺牲栅电极层。
15.根据权利要求2所述的方法，其特征在于，所述牺牲栅电极层的去除为同时去除位于所述半导体衬底上的全部伪栅极结构中的牺牲栅电极层。
16.根据权利要求1所述的方法，其特征在于，所述伪栅极结构的两侧形成有侧壁结构。
17.根据权利要求16所述的方法，其特征在于，所述侧壁结构至少包括氧化物层和/或氮化物层。
【文档编号】H01L21/28GK104037073SQ201310068069
【公开日】2014年9月10日 申请日期:2013年3月4日 优先权日:2013年3月4日
【发明者】张海洋, 张城龙 申请人:中芯国际集成电路制造(上海)有限公司