一种在cpi测试中防止衬垫剥离的方法以及产生的器件的制作方法
【专利摘要】本发明涉及一种用于防止CPI测试中的衬垫剥离的方法以及使用该方法形成的半导体器件，所述方法包括：在金属层表面沉积第一铝衬垫层，在第一铝衬垫层上沉积粘着层，在粘着层上图案化形成图案，以在第一铝衬垫层上形成露出部分，在第一铝衬垫层的露出部分和图案化的粘着层上对第二铝衬垫层进行沉积，以形成需要的铝衬垫膜。
【专利说明】一种在CPI测试中防止衬垫剥离的方法以及产生的器件
【技术领域】
[0001]本发明涉及一种在CPI测试中改进衬垫剥离的方法以及使用该方法产生的器件，尤其是防止晶片键合衬垫剥离的方法以及使用该方法产生的半导体器件。
【背景技术】
[0002]在现有技术中，对铝衬垫膜进行晶片键合拉伸应力测试时，该铝衬垫膜会遭受剥离的问题，致使在应力的作用下，金属层与铝衬垫膜之间出现空隙，从而劣化半导体器件的电气性能，导致不可靠的半导体器件。
[0003]图1A示出了现有技术中的铝衬垫膜3与金属层4的结合结构，在该结构中，整个铝衬垫膜3被粘结到金属层4上。在这种结构下，本领域技术人员进行拉伸应力测试，对铝衬垫膜3上施加3g与该衬垫膜界面垂直方向的拉力，结果显示大约15%的铝衬垫膜3在该拉力的作用下与金属层4产生剥离现象，如图1B所示，S卩，在铝衬垫膜3与和其粘结的金属层4之间结合部分I形成空隙2。该空隙2的存在会影响铝衬垫膜3与金属层4之间的电连接，进而影响半导体器件的可靠性。
[0004]出现以上问题可能有多种原因，根本原因主要有以下两种:
[0005](I)铝衬垫膜、钛化氮粘着层、氧化物和金属层之间存在不良接触面。
[0006](2)测试中的拉伸应力被毫无衰减地传递到该接触面。
[0007]因此，需要对铝衬垫层的沉积工艺进行改进，以使得最终形成的铝衬垫膜具有更强的抗拉伸能力，从而提升半导体器件的可靠性。
【发明内容】
[0008]本发明涉及一种用于防止CPI测试中的衬垫剥离的方法，包括:在金属层表面沉积第一铝衬垫层，在第一铝衬垫层上沉积粘着层，对该粘着层进行图案化，以形成第一铝衬垫层的露出部分，在第一铝衬垫层的露出部分和图案化的粘着层上对第二铝衬垫层进行沉积，以形成需要的铝衬垫膜。
[0009]优选地，第一铝衬垫层的厚度为需要的铝衬垫膜厚度的约1/5 - 1/3。
[0010]优选地，铝衬垫膜的铝衬垫层之间的粘着层被沉积两次，所述粘着层可以是钛、钽、氮化钽，或者它们的多种粘结组合。
[0011]优选地，其中，该粘着层的图案化形成工艺使用湿法蚀刻工艺。
[0012]优选地，其中，所述湿法蚀刻工艺使用碱性溶液中的H2O2添加剂，其具有20A - 100A/分钟的蚀刻率。
[0013]优选地，其中，该粘着层的图案化形成工艺使用干蚀刻工艺。
[0014]优选地，其中，所述干蚀刻工艺使用含氟的化学物质。
[0015]优选地，其中所述含氟的化学物质是CF4/CHF3/CH2F2。
[0016]优选地，其中，该粘着层的厚度约为5 - 50nm。
[0017]本发明还涉及一种用于防止CPI测试中的衬垫剥离的方法，其在铝衬垫膜中具有多个嵌入的粘着层，所述铝衬垫膜的结构和图案根据上述方法重复或结合形成。
[0018]此外，本发明涉及一种半导体器件，包括:沉积在金属层表面的第一铝衬垫层，在第一铝衬垫层上沉积的粘着层，所述粘着层上具有图案化形成的图案，其中对该粘着层的所述图案化形成了第一铝衬垫层的露出部分，在第一铝衬垫层的露出部分和图案化的粘着层上沉积的第二铝衬垫层，其中第一铝衬垫层、粘着层和第二铝衬垫层形成了需要的铝衬垫膜。
[0019]优选地，第一铝衬垫层的厚度为需要的铝衬垫膜厚度的约1/5 - 1/3。
[0020]优选地，铝衬垫膜的铝衬垫层之间的粘着层被沉积两次，所述粘着层可以是钛、钽、氮化钽，或者它们的多种粘结组合。
[0021]优选地，其中，该粘着层的图案通过使用湿法蚀刻工艺来转印形成。
[0022]优选地，其中，该粘着层的图案的所述湿法蚀刻工艺使用碱性溶液中的H2O2添加齐U，其具有20A - 100A/分钟的蚀刻率。
[0023]优选地，其中，该粘着层的图案使用干蚀刻工艺来转印形成。
[0024]优选地，其中，该粘着层的图案的所述干蚀刻工艺使用含氟的化学物质。
[0025]优选地，其中所述含氟的化学物质是CF4/CHF3/CH2F2。
[0026]优选地，其中，该粘着层的厚度约为5 - 50nm。
[0027]另外，本发明还涉及一种用于防止CPI测试中的衬垫剥离的半导体器件，其在铝衬垫膜中具有多个嵌入的粘着层，所述铝衬垫膜的结构和图案是上述结构的重复或组合。
【专利附图】
【附图说明】
[0028]结合附图本发明更易理解，本发明的其它多个目标、特征和优点将得以充分阐明，附图中相似的附图标记指示各个示图中相同或相似的部分，其中:
[0029]图1A是示出了现有技术中的铝衬垫膜与金属层的结合结构的剖视图；
[0030]图1B是示出了现有技术中的铝衬垫膜与金属层的结合结构在拉伸应力测试下的情况的剖视图；
[0031]图2A是示出了根据本发明的方法在第一铝衬垫层上沉积粘着层的剖视图；
[0032]图2B是示出了根据本发明的方法在第一铝衬垫层上沉积的粘着层上形成图案化的图案的剖视图；
[0033]图2C是示出了根据本发明的方法在具有图案化形成的图案的粘着层和第一铝衬垫层的露出部分上沉积第二铝衬垫层的剖视图；
[0034]图3A是示出了在粘着层上图案化形成的一个图案的实施例的俯视图；
[0035]图3B是示出了在粘着层上图案化形成的另一个图案的实施例的俯视图；
[0036]图4A是示出了根据本发明的方法形成的铝衬垫膜与金属层的结合结构的剖视图；
[0037]图4B是示出了根据本发明的方法形成的铝衬垫膜与金属层的结合结构经受拉伸应力测试下的情况的剖视图。
【具体实施方式】
[0038]参照附图详细地描述本公开内容的各种实施例，其中在几个图上相同的附图标记表示相同的部件和组件。对于各种实施例的参考说明不限制本发明的范围，而本发明的范围仅仅由所附权利要求的范围限制。另外，在本技术说明书中阐述的任何例子并非意在进行限制，而仅仅阐述对于要求权利的本发明的某些许多可行的实施例。
[0039]在图2中，本申请的发明人提出了一种在CPI测试中防止衬垫剥离的方法，在本发明的一个实施例中，在金属层4表面沉积第一招衬垫层5,在第一招衬垫层5上沉积粘着层6 (如图2A所示)，在粘着层6上图案化形成图案(如图2B所示)，以形成第一铝衬垫层5的露出部分8，在第一铝衬垫层5的露出部分8和图案化的粘着层6上对第二铝衬垫层7进行沉积，从而形成需要的包含粘着层的铝衬垫膜结构。
[0040]在另一实施例中，第一铝衬垫层5的厚度为需要的铝衬垫膜的厚度的约1/5 -1/3。
[0041]在另一实施例中，铝衬垫膜的铝衬垫层之间的粘着层被沉积两次，所述粘着层可以是钛、钽、氮化钽，或者它们的多种粘结组合。
[0042]在另一实施例中，该粘着层的图案化形成工艺使用湿法蚀刻工艺。
[0043]在另一实施例中，所述湿法蚀刻工艺使用碱性溶液中的H2O2添加剂，其具有20A - 100A/分钟的蚀刻率。
[0044]在另一实施例中，该粘着层的图案化形成工艺使用干蚀刻工艺。
[0045]在另一实施例中，所述干蚀刻工艺使用含氟的化学物质。
[0046]在另一实施例中，所述含氟的化学物质是CF4/CHF3/CH2F2，本领域技术人员可以使用本领域其他具有相似功能的化学物质，但不要使用含氯的化学物质，如CL2/BCL3等。
[0047]在另一实施例中，该粘着层的厚度约为5 - 50nm。
[0048]另外，如图3A和3B所示，本发明中图案化的图案可以是分散的点、线条或者各种对角线交点重合的环形图案，还可以是圆形或者任何其他随机的图案。
[0049]本发明还公开了一种用于防止CPI测试中的衬垫剥离的方法，其在铝衬垫膜中具有多个嵌入的粘着层，所述铝衬垫膜的结构和图案根据上述方法重复或结合形成。
[0050]回到图2，在本发明的一个实施例中，还公开了一种半导体器件，包括:沉积在金属层4表面的第一铝衬垫层5，在第一铝衬垫层5上沉积的粘着层6 (如图2A所示)，所述粘着层6上具有图案化形成的图案(如图2B所示)，其中对该粘着层的所述图案化形成了第一铝衬垫层5的露出部分8，在第一铝衬垫层5的露出部分8和图案化的粘着层6上沉积的第二铝衬垫层7 (如图2C所示)，其中第一铝衬垫层、粘着层和第二铝衬垫层形成了需要的铝衬垫膜。
[0051]在半导体器件的另一实施例中，第一铝衬垫层的厚度为需要的铝衬垫膜的厚度的约 1/5 - 1/3。
[0052]在半导体器件的另一实施例中，铝衬垫膜的铝衬垫层之间的粘着层被沉积两次，所述粘着层可以是钛、钽、氮化钽，或者它们的多种粘结组合。
[0053]在半导体器件的另一实施例中，该粘着层的图案通过使用湿法蚀刻工艺来转印形成。
[0054]在半导体器件的另一实施例中，该粘着层的图案的所述湿法蚀刻工艺使用碱性溶液中的H2O2添加剂，其具有20A - 100A/分钟的蚀刻率。
[0055]在半导体器件的另一实施例中，该粘着层的图案使用干蚀刻工艺来转印形成。
[0056]在半导体器件的另一实施例中，该粘着层的图案的所述干蚀刻工艺使用含氟的化学物质。
[0057]在半导体器件的另一实施例中，所述含氟的化学物质是CF4/CHF3/CH2F2，本领域技术人员可以使用本领域其他具有相似功能的化学物质，但不要使用含氯的化学物质，如
cl2/bcl3 等。
[0058]在半导体器件的另一实施例中，该粘着层的厚度约为5 - 50nm。
[0059]另外，如图3A和3B所示，本发明中图案化的图案可以是分散的点、线条或者各种对角线交点重合的环形图案，还可以是圆形或者任何其他随机的图案。
[0060]另外，本发明还公开了一种用于防止CPI测试中的衬垫剥离的半导体器件，其在铝衬垫膜中具有多个嵌入的粘着层，所述铝衬垫膜结构和图案是上述半导体器件结构的重复或组合。
[0061]如图4A所示的根据本发明的方法制造的半导体器件优化了铝衬垫膜的结构，该半导体器件能够分散拉伸应力测试中所施加的拉力，并将应力部分地限制于铝衬垫膜中，从而大大衰减了传递到衬垫膜与金属层的接触面上的应力，改善了拉伸应力测试中的处理窗口。在前述的相同条件的拉伸应力测试下，铝衬垫膜3与金属层4之间的剥离率从前文所述的15%被减低到小于1%，如图4B所示，极大地改进了两者之间结合的稳定性，提高了半导体器件的可靠性。
[0062]在以上的技术说明书中，本发明是参照具体的实施例描述的。然而，本领域技术人员将会看到，可以作出各种不同的修改和改变，而不背离如在下文所附权利要求中阐述的本发明的范围。因此，技术说明书和附图应当为说明的意义而不是限制的意义，以及所有的这样的修改意在被包括在本发明的范围内。
[0063]在上面对于具体的实施例描述了好处、其它优点和对于问题的解决方案。然而，好处、其它优点和对于问题的解决方案，以及可以使得任何好处、优点或解决方案发生或变为更明确的任何部件不被看作为任何或所有的权利要求的关键的、需要的、或本质的特性或部件。
【权利要求】
1.一种用于防止CPI测试中的衬垫剥离的方法，包括: 在金属层表面沉积第一铝衬垫层， 在第一铝衬垫层上沉积粘着层，对该粘着层进行图案化，以形成第一铝衬垫层的露出部分， 在第一铝衬垫层的露出部分和图案化的粘着层上沉积第二铝衬垫层以形成需要的铝衬垫膜。
2.根据权利要求1的方法，第一铝衬垫层的厚度为需要的铝衬垫膜的厚度的约1/5 - 1/3。
3.根据权利要求1的方法，铝衬垫膜的铝衬垫层之间的粘着层被沉积两次，所述粘着层可以是钛、钽、氮化钽，或者它们的多种粘结组合。
4.根据权利要求1或3的方法，其中，该粘着层的图案化工艺使用湿法蚀刻工艺。
5.根据权利要求4的方法，其中，所述湿法蚀刻工艺使用碱性溶液中的H2O2添加剂，其具有20A - 100A/分钟的蚀刻率。
6.根据权利要求1或3的方法，其中，该粘着层的图案化工艺使用干蚀刻工艺。
7.根据权利要求6的方法，其中，所述干蚀刻工艺使用含氟的化学物质。
8.根据权利要求7的方法，其中所述含氟的化学物质是CF4/CHF3/CH2F2。
9.根据权利要求1或3的方法，其中，该粘着层的厚度约为5- 50nm。
10.一种用于防止CPI测试中的衬垫剥离的方法，其在铝衬垫膜中具有多个嵌入的粘着层，所述铝衬垫膜的结构和图案由根据权利要求1 - 9中任一项的方法重复或结合形成。
11.一种半导体器件，包括: 沉积在金属层表面的第一招衬垫层， 在第一铝衬垫层上沉积的粘着层，所述粘着层上具有图案化形成的图案，其中对该粘着层的所述图案化形成了第一铝衬垫层的露出部分， 在第一铝衬垫层的露出部分和图案化的粘着层上沉积的第二铝衬垫层，其中第一铝衬垫层、粘着层和第二铝衬垫层形成了需要的铝衬垫膜。
12.根据权利要求11的半导体器件，第一铝衬垫层的厚度为需要的铝衬垫膜的厚度的约 1/5 - 1/3。
13.根据权利要求11的半导体器件，铝衬垫膜的铝衬垫层之间的粘着层被沉积两次，所述粘着层可以是钛、钽、氮化钽，或者它们的多种粘结组合。
14.根据权利要求11或13的半导体器件，其中，该粘着层的图案通过使用湿法蚀刻工艺来转印形成。
15.根据权利要求14的半导体器件，其中，该粘着层的图案的所述湿法蚀刻工艺使用碱性溶液中的H2O2添加剂，其具有20A - 100A/分钟的蚀刻率。
16.根据权利要求11或13的半导体器件，其中，该粘着层的图案使用干蚀刻工艺来转印形成。
17.根据权利要求16的半导体器件，其中，该粘着层的图案的所述干蚀刻工艺使用含氟的化学物质。
18.根据权利要求17的半导体器件，其中所述含氟的化学物质是CF4/CHF3/CH2F2。
19.根据权利要求11或13的半导体器件，其中，该粘着层的厚度约为5- 50nm。
20.一种用于防止CPI测试中的衬垫剥离的半导体器件，其在铝衬垫膜中具有多个嵌入的粘着层，所述铝衬垫膜的结构和图案是权利要求11 - 19的结构的重复或组合。
【文档编号】H01L21/60GK104241148SQ201310244627
【公开日】2014年12月24日 申请日期:2013年6月19日 优先权日:2013年6月19日
【发明者】王新鹏, 张城龙, 黄瑞轩 申请人:中芯国际集成电路制造(上海)有限公司