芯片结构及其制作方法
【专利摘要】本发明提供一种芯片结构及其制作方法，该芯片结构包括芯片、重配置线路层、第一图案化绝缘层及第二图案化绝缘层。芯片包括基材、配置于基材上的接垫及覆盖基材并暴露出接垫的保护层。第一图案化绝缘层配置于保护层上且具有暴露出部分接垫的第一开口。重配置线路层配置于第一图案化绝缘层上且包括接垫部及导线部。接垫部位于第一图案化绝缘层上并具有多个彼此独立的第二开口，其位于接垫部的周围且暴露第一图案化绝缘层。导线部连接接垫部并延伸至第一开口内以与接垫连接。第二图案化绝缘层设置于第一图案化绝缘层上且覆盖导线部及接垫部的周围，并延伸至第二开口内以与第一图案化绝缘层连接。
【专利说明】芯片结构及其制作方法
【技术领域】
[0001]本发明是关于一种芯片结构及制作方法；特别关于一种芯片结构及芯片结构的制作方法。
【背景技术】
[0002]在高度情报化社会的今日，集成电路封装技术需配合电子装置的数字化、网路化、区域连接化以及使用人性化的趋势发展。现有芯片封装的制作流程一般是先于芯片上形成一第一介电层，再于第一介电层上形成一图案化线路，用以作为芯片上接垫的重配置线路层(redistribut1n layer, RDL),接着再将第二介电层配置于第一介电层上,使图案化线路位于第一介电层与第二介电层之间，以将芯片上的接垫位置进行重配置。然而，由于介电层与重配置线路层之间的接合性不佳，且热膨胀系数(Coefficient of ThermalExpans1n, CTE)亦不同，使得在热循环(Thermal Cycle)的过程中常会出现第二介电层与重配置线路层及第一介电层剥离的现象，进而影响封装的良率与信赖性。
【发明内容】
[0003]本发明提供一种芯片结构，其介电层之间的接合性较高。
[0004]本发明提供一种芯片结构的制作方法，其可提高介电层之间的接合性。
[0005]本发明提出一种芯片结构，其包括一芯片、一重配置线路层、一第一图案化绝缘层以及一第二图案化绝缘层。芯片包括一基材、一接垫以及一保护层。接垫配置于基材上。保护层覆盖基材并暴露出接垫。第一图案化绝缘层配置于保护层上且具有一第一开口。第一开口暴露出部分接垫。重配置线路层配置于第一图案化绝缘层上。重配置线路层包括一接垫部以及一导线部。接垫部位于第一图案化绝缘层上并具有多个彼此独立的第二开口。第二开口位于接垫部的周围且暴露第一图案化绝缘层。导线部连接接垫部并延伸至第一开口内，以与接垫连接。第二图案化绝缘层设置于第一图案化绝缘层上且覆盖导线部以及接垫部的周围，并延伸至第二开口内以与第一图案化绝缘层连接。第二图案化绝缘层暴露部份接垫部。
[0006]本发明提出一种芯片结构的制作方法，其包括下列步骤:首先，提供一芯片。芯片包括一基材、一接垫以及一保护层。接垫于配置于基材上。保护层覆盖基材并暴露出接垫。接着，形成一第一图案化绝缘层于保护层上。第一图案化绝缘层具有一第一开口。第一开口暴露出部分接垫。接着，形成一图案化光阻层于第一图案化绝缘层上。图案化光阻层具有多个彼此独立的柱状光阻以及一图案化开口。图案化开口暴露第一图案化绝缘层以及接垫且包括一接垫图案开口以及一导线图案开口。接垫图案开口位于第一图案化绝缘层上，柱状光阻位于接垫图案开口的周围。导线图案开口连接接垫图案开口并延伸至第一开口。之后，形成一导电层于图案化开口内。接着，移除图案化光阻层，以形成一重配置线路层于第一图案化绝缘层上。重配置线路层对应图案化开口包括一接垫部、一导线部以及对应柱状光阻的多个彼此独立的第二开口。第二开口位于接垫部的周围而暴露第一图案化绝缘层。导线部连接接垫部并延伸至第一开口内，以与接垫连接。之后，形成一第二图案化绝缘层于第一图案化绝缘层以及部份重配置线路层上。第二图案化绝缘层延伸至第二开口内以连接至第一图案化绝缘层并暴露部份接垫部。
[0007]在本发明的一实施例中，所述的接垫部呈圆形，而第二开口分别呈弧形而共同环绕于接垫部的周围。
[0008]在本发明的一实施例中，所述的芯片结构更包括一球底金属(Under BumpMetallurgic, UBM)层，配置于重配置线路层下方，并位于重配置线路层与第一图案化绝缘层以及接垫之间。
[0009]在本发明的一实施例中，所述的球底金属层更包括多个彼此独立的第三开口。第三开口位于第二开口的下方并分别连通第二开口。第二图案化绝缘层延伸填充于第三开口以连接至第一图案化绝缘层。
[0010]在本发明的一实施例中，所述的接垫的材料包括铝。
[0011 ] 在本发明的一实施例中，所述的重配置线路层的材料包括铜。
[0012]在本发明的一实施例中，所述的芯片结构的制作方法更包括下列步骤:在形成图案化光阻层之前，形成一球底金属层于第一图案化绝缘层上。球底金属层覆盖第一图案化绝缘层以及接垫。移除图案化光阻层后，移除球底金属层未被重配置线路层覆盖的部份。
[0013]在本发明的一实施例中，所述的形成球底金属层于第一图案化绝缘层上的方法包括溅镀。
[0014]在本发明的一实施例中，所述的移除球底金属层未被重配置线路层覆盖的部份的方法包括蚀刻。
[0015]在本发明的一实施例中，所述的形成导电层于图案化开口内的方法包括电镀。
[0016]基于上述，本发明的芯片结构及其制作方法于重配置线路层的接垫部周围设置多个开口，使第二图案化绝缘层可进一步延伸至开口内与第一图案化绝缘层连接，以增加第二图案化绝缘层与重配置线路层及第一图案化绝缘层间的抓附力，从而减少第一图案化绝缘层与第二图案化绝缘层间的剥离现象。因此，本发明所提供的芯片结构及其制作方法确实可增加芯片结构的可靠度以及芯片结构的工艺良率。
【专利附图】
【附图说明】
[0017]图1A至图1J为依照本发明的一实施例的一种芯片结构的制作方法的剖面示意图。
[0018]图2为依照本发明的一实施例的一种芯片结构的的俯视示意图。
[0019]图3为依照本发明的另一实施例的一种芯片结构的的俯视示意图。
[0020]【符号说明】
[0021]100芯片结构
[0022]110 芯片
[0023]112 基材
[0024]114 接垫
[0025]116保护层
[0026]120第一图案化绝缘层
[0027]122 第一开口
[0028]130重配置线路层、导电层
[0029]132,232 接垫部
[0030]132a,232a 第二开口
[0031]134导线部
[0032]140第二绝缘层
[0033]142第二图案化绝缘层
[0034]150球底金属层
[0035]152 第三开口
[0036]160图案化光阻层
[0037]160a 光阻层
[0038]162柱状光阻
[0039]164图案化开口
[0040]164a接垫图案开口
[0041]164b导线图案开口
【具体实施方式】
[0042]图1A至图1J为依照本发明的一实施例的一种芯片结构的制作方法的剖面示意图。图2为依照本发明的一实施例的一种芯片结构的的俯视示意图。请先参考图1A，在本实施例中，芯片结构的制作方法包括下列步骤:首先，提供一芯片110，其中芯片110包括一基材112、一接垫114以及一保护层116 (passivat1n layer)。接垫114于配置于基材112上，而保护层116覆盖基材112并暴露出至少部份接垫114。在本实施例中，接垫114例如位于芯片110的一主动表面上，而保护层116则覆盖芯片110的主动表面并暴露出至少部份接垫114。接垫114的材料例如为铝，保护层116的材料例如氮化硅、氧化物与氮氧化合物等，而形成保护层116的方法包括化学气相沉积法或物理气相沉积法等，但本发明并不以此为限。接着，请参照图1B，形成一第一图案化绝缘层120于保护层116上，其中第一图案化绝缘层120具有一第一开口 122，且第一开口 122暴露出部分接垫114，并加热第一图案化绝缘层120使其熟化。
[0043]承上述，请接续参照图1C,形成一球底金属(Under Bump Metallurgic,UBM)层150于第一图案化绝缘层120上，且球底金属层150覆盖第一图案化绝缘层120以及接垫114，以作为接垫114与设置于其上的重配置线路层130间的接合媒介，进而增加接垫与重配置线路层130之间的接合性。在本实施例中，形成球底金属层150于第一图案化绝缘层120上的方法包括溅镀。接着，请同时参照图1D及图1E，形成一图案化光阻层160于第一图案化绝缘层120上。在本实施例中，形成图案化光阻层160的方法包括先形成如图1D所示的一光阻层160a于第一图案化绝缘层120上，接着再进行一图案化工艺，以形成如图1E所示的图案化光阻层160，其中，图案化工艺例如为曝光显影工艺。图案化光阻层160具有多个彼此独立的柱状光阻162以及一图案化开口 164。图案化开口 164暴露第一图案化绝缘层120以及接垫114，且图案化开口 164包括一接垫图案开口 164a以及一导线图案开口 164b。接垫图案开口 164a位于第一图案化绝缘层120上，柱状光阻162位于接垫图案开口 164a的周围。导线图案开口 164b连接接垫图案开口 164a并延伸至第一开口 122内。
[0044]图2为依照本发明的一实施例的一种芯片结构的的俯视示意图。图3为依照本发明的另一实施例的一种芯片结构的的俯视示意图。承上述，请接续参照图1F，形成一导电层130于图案化开口 164内。在本实施例中，形成导电层130的方式包括电镀,且导电层130的材料包括铜。接着，请同时参照图1F、图1G以及图2，移除如图1F所示的图案化光阻层160及柱状光阻162，以形成如图1G所示的重配置线路层130于第一图案化绝缘层120上，其中，重配置线路层130的形状及轮廓可对应参照图2的俯视图。重配置线路层130对应如图1F所示的图案化开口 164包括一接垫部132、一导线部134以及对应如图1F所示的柱状光阻162的多个彼此独立的第二开口 132a。第二开口 132a位于接垫部132的周围而暴露第一图案化绝缘层120。导线部134连接接垫部132并延伸至第一开口 122内，以与接垫114连接，如此，即可透过导线部134将接垫114电性连接至接垫部132。在图2所示的实施例中，接垫部132呈圆形，而第二开口 132a为圆形开口，共同环绕接垫部132的周围。然而，在图3所示的实施例中，接垫部232亦是呈圆形，但第二开口 232a则分别呈弧形而共同环绕于接垫部232的周围。当然，本实施例中的柱状光阻亦呈弧形，以形成对应的弧形第二开口 232a。在此，本发明并不限制接垫部以及第二开口的形状，只要第二开口彼此独立而共同环绕于接垫部的周围皆为本发明所欲保护的范围。
[0045]接着，请参照图1H，移除球底金属层150未被重配置线路层130覆盖的部份，并对应于第二开口 132a于球底金属层150上形成多个彼此独立的第三开口 152，其中第三开口152位于第二开口 132a的下方并分别连通第二开口 132a而暴露第一图案化绝缘层120。在本实施例中，移除球底金属层150未被重配置线路层130覆盖的部份的方法包括蚀刻。之后，请同时参照图1I以及图1J，形成一第二图案化绝缘层142于第一图案化绝缘层120以及部份重配置线路层130上，其中第二图案化绝缘层142延伸至第二开口 132a以及第三开口 152内以连接至第一图案化绝缘层120并暴露部份接垫部132。
[0046]如此，即可形成图1J及图2所示的芯片结构100，而制作完成的芯片结构100即可利用暴露出的接垫部132与例如导电凸块或导线连接，以将芯片结构100透过例如覆晶或打线接合等方式电性连接至外界的基板或印刷电路板上。在本实施例中，形成第二图案化绝缘层142的方法包括先形成如图1I所示的一第二绝缘层140使其覆盖第一图案化绝缘层120以及重配置线路层130并延伸至第二开口 132a以及第三开口 152内。接着再进行一图案化工艺，以形成如图1J所示的第二图案化绝缘层142而暴露出部分接垫部132，之后，再进行加热步骤，使第二图案化绝缘层142熟化，并透过第三开口 152及第二开口 132a与第一图案化绝缘层120彼此结合，其中，图案化工艺例如为曝光显影工艺。
[0047]具体而言，依上述工艺所制作出的芯片结构100，其如图1J及图2所示包括一芯片110、一重配置线路层130、一第一图案化绝缘层120以及一第二图案化绝缘层142。芯片110包括一基材112、一接垫114以及一保护层116。接垫114配置于基材112上。保护层116覆盖基材112并暴露出接垫114。在本实施例中，接垫114的材料例如为铝，保护层116的材料例如氮化硅、氧化物与氮氧化合物等。第一图案化绝缘层120配置于保护层116上且具有一第一开口 122。第一开口 122暴露出部分接垫114。重配置线路层130配置于第一图案化绝缘层120上。重配置线路层130包括一接垫部132以及一导线部134。接垫部132位于第一图案化绝缘层120上并具有多个彼此独立的第二开口 132a。第二开口 132a位于接垫部132的周围且暴露第一图案化绝缘层120。导线部134连接接垫部132并延伸至第一开口 122内，以与接垫114连接。第二图案化绝缘层142设置于第一图案化绝缘层120上且覆盖导线部134以及接垫部132的周围，并延伸至第二开口 132a内以与第一图案化绝缘层120连接。第二图案化绝缘层142暴露部份接垫部132。当然，在本发明的其他实施例中，第二开口 232a亦可如图3所示分别呈弧形而共同环绕于圆形接垫部232的周围。在此，本发明并不限制接垫部以及第二开口的形状，只要第二开口彼此独立而共同环绕于接垫部的周围皆为本发明所欲保护的范围。
[0048]在本实施例中，芯片结构100更包括一球底金属层150，配置于重配置线路层130下方，并位于重配置线路层130与第一图案化绝缘层120以及接垫114之间，以作为接垫114与设置于其上的重配置线路层130间的接合媒介，进而增加接垫114与重配置线路层130之间的接合性。此外，球底金属层150更包括多个彼此独立的第三开口 152，其位于第二开口 132a的下方并分别连通第二开口 132a以暴露出第一图案化绝缘层120，而第二图案化绝缘层142则延伸填充于第二开口 132a以及第三开口 152，以连接至第一图案化绝缘层120。如上所述的芯片结构100，其第二图案化绝缘层142透过延伸至第二开口 132a以及第三开口 152内而进一步与第一图案化绝缘层120连接，因而增加了第二图案化绝缘层142与重配置线路层130及第一图案化绝缘层120间的抓附力，因而可减少第一图案化绝缘层120与第二图案化绝缘层142间的剥离现象，从而增加芯片结构100的工艺良率以及芯片结构100的可靠度。
[0049]综上所述，本发明的芯片结构及其制作方法于重配置线路层的接垫部周围设置多个开口，使第二图案化绝缘层可进一步延伸至开口内与第一图案化绝缘层连接，以增加第二图案化绝缘层与重配置线路层及第一图案化绝缘层间的抓附力，从而减少第一图案化绝缘层与第二图案化绝缘层间的剥离现象。因此，本发明所提供的芯片结构及其制作方法确实可增加芯片结构的可靠度以及芯片结构的工艺良率。
[0050]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。
【权利要求】
1.一种芯片结构，包括: 一芯片，包括一基材、一接垫以及一保护层，该接垫配置于该基材上，该保护层覆盖该基材并暴露出该接垫； 一第一图案化绝缘层，配置于该保护层上且具有一第一开口，该第一开口暴露出部分该接垫； 一重配置线路层，配置于该第一图案化绝缘层上，该重配置线路层包括一接垫部以及一导线部，该接垫部位于该第一图案化绝缘层上并具有多个彼此独立的第二开口，所述多个第二开口位于该接垫部的周围且暴露该第一图案化绝缘层，该导线部连接该接垫部并延伸至该第一开口内，以与该接垫连接；以及 一第二图案化绝缘层，设置于该第一图案化绝缘层上且覆盖该导线部以及该接垫部的周围，并延伸至所述多个第二开口内以与该第一图案化绝缘层连接，该第二图案化绝缘层暴露部份该接垫部。
2.根据权利要求1所述的芯片结构，其特征在于，该接垫部呈圆形，所述多个第二开口分别呈弧形而共同环绕于该接垫部的周围。
3.根据权利要求1所述的芯片结构，其特征在于，更包括一球底金属层，配置于该重配置线路层下方，并位于该重配置线路层与该第一图案化绝缘层以及该接垫之间。
4.根据权利要求3所述的芯片结构，其特征在于，该球底金属层更包括多个彼此独立的第三开口，所述多个第 三开口位于所述多个第二开口的下方并分别连通所述多个第二开口，该第二图案化绝缘层延伸填充于所述多个第三开口以连接至该第一图案化绝缘层。
5.根据权利要求1所述的芯片结构，其特征在于，该接垫的材料包括铝。
6.根据权利要求1所述的芯片结构，其特征在于，该重配置线路层的材料包括铜。
7.—种芯片结构的制作方法，包括: 提供一芯片，该芯片包括一基材、一接垫以及一保护层，该接垫于配置于该基材上，该保护层覆盖该基材并暴露出该接垫； 形成一第一图案化绝缘层于该保护层上，该第一图案化绝缘层具有一第一开口，该第一开口暴露出部分该接垫； 形成一图案化光阻层于该第一图案化绝缘层上，该图案化光阻层具有多个彼此独立的柱状光阻以及一图案化开口，该图案化开口暴露该第一图案化绝缘层以及该接垫且包括一接垫图案开口以及一导线图案开口，该接垫图案开口位于该第一图案化绝缘层上，所述多个柱状光阻位于该接垫图案开口的周围，该导线图案开口连接该接垫图案开口并延伸至该第一开口内； 电镀形成一导电层于该图案化开口内； 移除该图案化光阻层，以形成一重配置线路层于该第一图案化绝缘层上，该重配置线路层对应该图案化开口包括一接垫部、一导线部以及对应所述多个柱状光阻的多个彼此独立的第二开口，所述多个第二开口位于该接垫部的周围而暴露该第一图案化绝缘层，该导线部连接该接垫部并延伸至该第一开口内，以与该接垫连接；以及 形成一第二图案化绝缘层于该第一图案化绝缘层以及部份该重配置线路层上，该第二图案化绝缘层延伸至所述多个第二开口内以连接至该第一图案化绝缘层并暴露部份该接垫部。
8.根据权利要求7所述的芯片结构的制作方法，其特征在于，该接垫部呈圆形，所述多个第二开口分别呈弧形而共同环绕于该接垫的周围。
9.根据权利要求7所述的芯片结构的制作方法，其特征在于，更包括: 在形成该图案化光阻层之前，形成一球底金属层于该第一图案化绝缘层上，该球底金属层覆盖该第一图案化绝缘层以及该接垫；以及 移除该图案化光阻层后，移除该球底金属层未被该重配置线路层覆盖的部份。
10.根据权利要求9所述的芯片结构的制作方法，其特征在于，形成该球底金属层于该第一图案化绝缘层上的方法 包括溅镀。
【文档编号】H01L23/522GK104078442SQ201310336798
【公开日】2014年10月1日 申请日期:2013年8月5日 优先权日:2013年3月26日
【发明者】林耀宗 申请人:南茂科技股份有限公司