提高qfn封装引线框架制备工艺中引线框架硬度的方法
【专利摘要】本发明涉及一种提高QFN封装引线框架制备工艺中引线框架硬度的方法，其包括如下步骤：a、提供基板及金属连接层，金属连接层内设有隔离空隙；b、在上述基板的正面上设置支撑介质层；c、在基板的背面设置掩膜层，并得到贯通所述掩膜层的刻蚀孔；d、利用上述刻蚀孔对基板进行刻蚀，形成所需的分离孔；e、去除基板上的掩膜层，并在基板的背面设置第一表面处理层；f、在基板背面的中心区设置封装芯片，封装芯片通过连接线与封装芯片外圈的引脚电连接；g、对封装芯片进行塑封，得到塑封体；h、对基板正面的支撑介质层进行减薄，直至金属连接层的表面裸露。本发明能提高引线框架的硬度，工艺简单方便，成本低，加工精度及加工效率高。
【专利说明】提高QFN封装引线框架制备工艺中引线框架硬度的方法
【技术领域】
[0001]本发明涉及一种制备方法，尤其是一种提高QFN封装引线框架制备工艺中引线框架硬度的方法，属于半导体封装的【技术领域】。
【背景技术】
[0002]多圈QFN (Quad Flat No-lead Package)是近期发展起来的一种新的封装形式，其基本结构与QFN封装相似，不同的是它有多排引脚，多排引脚之间可以交错排列，以增加引脚的密度。现有的多圈QFN制备工艺复杂，成本高，加工精度低；另外，QFN封装引线框架的硬度角度，容易引起引线框架的弯曲，导致QFN封装的不可靠性。
【发明内容】
[0003]本发明的目的是克服现有技术中存在的不足，提供一种提高QFN封装引线框架制备工艺中阴线框架硬度的方法，其能提高引线框架的硬度，减小引线框架基板的翘曲变形，便于芯片封装的自动化，工艺简单方便，兼容性好，成本低，加工精度及加工效率高。
[0004]按照本发明提供的技术方案，所述提高QFN封装引线框架制备工艺中引线框架硬度的方法，所述提高引线框架硬度的方法包括如下步骤：
a、提供基板，并在基板的正面上设置与所述基板电连接的金属连接层，所述金属连接层内设有贯通金属连接层的隔离空隙；
b、在上述基板的正面上压合支撑介质层，所述支撑介质层覆盖在金属连接层上并填充在隔离空隙内；
C、在基板的背面设置掩膜层，选择性地掩蔽和刻蚀所述掩膜层，得到贯通所述掩膜层的刻蚀孔；
d、利用上述刻蚀孔对基板进行刻蚀，以使得刻蚀孔贯通基板，形成所需的分离孔；
e、去除基板上的掩膜层，并在基板的背面设置第一表面处理层；第一表面处理层与相应的基板、金属连接层通过分离孔形成多圈引脚；
f、在上述基板背面的中心区设置封装芯片，所述封装芯片通过连接线与所述封装芯片外圈的引脚电连接；
g、对上述封装芯片进行塑封，得到塑封体；所述塑封体压盖在封装芯片、第一表面处理层上，并填充在分离孔内；
h、对上述基板正面的支撑介质层进行减薄，直至金属连接层的表面裸露。
[0005]所述步骤a中，包括如下步骤：
al、提供基板，并在所述基板的正面上设置所需的干膜；a2、对基板上的干膜进行曝光及显影，以在基板上得到引脚隔离图形；a3、利用所述引脚隔离图形在基板上电镀所需的金属连接层；去除所述引脚隔离图形，以得到贯通所述金属连接层的隔离空隙。
[0006]所述基板的材料及金属连接层的材料均包括铜。所述支撑介质层的材料包括PP。[0007]—种类似的技术方案，提高QFN封装引线框架制备工艺中引线框架硬度的方法，所述提高引线框架硬度的方法包括如下步骤：
51、提供基板，并在基板的正面上设置与所述基板电连接的金属连接层，所述金属连接层内设有若干贯通金属连接层的隔离空隙；
52、在上述基板的正面上设置支撑介质层，所述支撑介质层覆盖在金属连接层上并填充在隔离空隙内；
53、对上述金属连接层上的支撑介质层进行磨削，以使得金属连接层的表面裸露；并在金属连接层裸露的表面设置第二表面处理层，第二表面处理层与所述第二表面处理层下方的金属连接层通过隔离空隙内的支撑介质层形成多圈的引脚；
54、在上述基板的上方设置封装芯片，所述封装芯片位于基板的中心区域，且封装芯片通过连接线与所述封装芯片外圈的引脚电连接；
s5、对上述封装芯片进行塑封，在基板上方得到塑封体，所述塑封体压盖在第二表面处理层、封装芯片及支撑介质层上；
s6、对基板的背面进行蚀刻，以使得金属连接层与基板相连的表面裸露，使得引脚相互分离；
s7、在金属连接层裸露的表面设置第三表面处理层，所述第三处理层与金属连接层电连接。
[0008]所述步骤Si中，包括如下步骤：
sll、提供基板，并在所述基板的正面上设置所需的干膜；sl2、对基板上的干膜进行曝光及显影，以在基板上得到引脚隔离图形；sl3、利用所述引脚隔离图形在基板上电镀所需的金属连接层；去除所述引脚隔离图形，以得到贯通所述金属连接层的隔离空隙。
[0009]所述步骤S3中，对支撑介质层进行磨削的方法包括等离子刻蚀。
[0010]本发明的优点：将引线框架的制备工艺与基板制备工艺融合，使用基板工艺来生产多圈QFN所需要的引线框架；采用减成法来制备芯片的内外引脚，提高了引脚的制备精度，可以制备更细间距的引脚阵列，同时保证引脚尺寸的精度，工艺灵活性高，可以根据需求随时改变引脚的排列方式，避免传统的冲压成型中需要更换磨具，周期长，成本高的问题。一次可成型多个引线框架，效率高。在制备引线框架的过程中，通过支撑介质层来提高引线框架的硬度，不易发生弯曲，通过相应的工艺步骤能减小对封装结构的破坏，保证了被加工面的平整性，易于实现自动化生产。可以将引线框架做的很薄（100 μ m厚或者更小)且引脚厚度可调，符合轻薄短小的发展趋势。
【专利附图】
【附图说明】
[0011]图广图9为本发明实施例I具体实施工艺剖视图，其中 图I为本发明基板的剖视图。
[0012]图2为本发明基板上设置干膜后的剖视图。
[0013]图3为本发明对干膜进行曝光后的剖视图。
[0014]图4为本发明进行显影后的剖视图。
[0015]图5为本发明在基板上得到金属连接层后的剖视图。[0016]图6为本发明得到支撑介质层后的剖视图。
[0017]图7为本发明通过掩膜层得到刻蚀孔后的剖视图。
[0018]图8为本发明得到第一表面处理层后的剖视图。
[0019]图9为本发明塑封并对支撑介质层减薄后的剖视图。
[0020]图10?图13为本发明实施例2具体实施工艺剖视图，其中 图10为本发明得到支撑介质层后的剖视图。
[0021]图11为本发明得到第二表面处理层后的剖视图。
[0022]图12为本发明塑封后的剖视图。
[0023]图13为本发明得到第三表面处理层后的剖视图。
[0024]图14为本发明形成引线框架的底部视图。
[0025]附图标记说明：1_基板、2-干膜、3-引脚隔离图形、4-掩膜板、5-窗口、6-金属连接层、7-隔离空隙、8-支撑介质层、9-掩膜层、10-刻蚀孔、11-第一表面处理层、12-封装芯片、13-连接线、14-塑封体、15-第二表面处理层、16-第三表面处理层、17-引脚及18-分离孔。
【具体实施方式】
[0026]下面结合具体附图和实施例对本发明作进一步说明。
[0027]为了能够提高多圈QFN封装引线框架制备工艺中引线框架的硬度，本发明通过实施例I和实施列2进行说明，具体地：
实施例I
如图f图9所示：一种提高QFN封装引线框架制备工艺中引线框架硬度的方法，所述提高引线框架硬度的方法包括如下步骤：
a、提供基板1，并在基板I的正面上设置与所述基板I电连接的金属连接层6，所述金属连接层6内设有若干贯通金属连接层6的隔离空隙7 ；
如图f图4所示：本发明实施例中，基板I的材料及金属连接层6的材料包括铜，为了能够在基板I的正面得到金属连接层6以及隔离空隙7，所述步骤a包括如下步骤：al、提供基板1，并在所述基板I的正面上设置所需的干膜2 ；
基板I上设置干膜2的类型可以根据所要求的引脚间距、引脚大小以及所需基板I的厚度来决定的，如图I和图2所示。
[0028]a2、对基板I上的干膜2进行曝光及显影，以在基板I上得到引脚隔离图形3 ； 如图3和图4所示：在对干膜2进行曝光时，利用掩膜板4以及在掩膜板4上的窗口 5
对干膜2进行曝光，通过对干膜2进行显影后，在基板I的正面上得到引脚隔离图形3。本发明实施例中，引脚隔离图形3包括隔离块以及由隔离块外的区域；
a3、利用所述引脚隔离图形3在基板I上电镀所需的金属连接层6 ;去除所述引脚隔离图形3，以得到贯通所述金属连接层6的隔离空隙7。去除所述引脚隔离图形3是指去除引脚隔离图形3的隔离块，电镀金属层6位于隔离块外的区域上，去除隔离块后能得到隔离空隙7，隔离空隙7贯通金属连接层6。
[0029]如图5所示：利用引脚隔离图形3电镀金属连接层6，当去除图形分隔块3后，恰好能得到贯通金属连接层6的隔离空隙7。[0030]b、在上述基板I的正面上压合支撑介质层8，所述支撑介质层8覆盖在金属连接层6上并填充在隔离空隙7内；
如图6所示：所述支撑介质层8的材料包括PP (聚丙烯)，通过支撑介质层8能够提高形成引线框架的硬度。
[0031]C、在基板I的背面设置掩膜层9，选择性地掩蔽和刻蚀所述掩膜层9，得到贯通所述掩膜层9的刻蚀孔10 ；
如图7所示：根据需要设置掩膜层9，对掩膜层9进行刻蚀后得到刻蚀孔10，所述刻蚀孔10从掩膜层9的上表面延伸到基板I的背面。
[0032]d、利用上述刻蚀孔10对基板I进行刻蚀，以使得刻蚀孔10贯通基板1，形成所需的分离孔18 ；
通过刻蚀孔10能够将所述刻蚀孔10正下方对应的基板I刻蚀，形成分离孔18，所述分离孔18与前述已经填充支撑介质层8的隔离空隙7相连通，且隔离空隙7的轴线与分离孔18的轴线位于同一直线上，通过分离孔18与隔离空隙7，能将金属连接层6与基板I分割成若干独立的部分。
[0033]e、去除基板I上的掩膜层9，并在基板I的背面设置第一表面处理层11 ;第一表面处理层11与相应的基板I、金属连接层6通过分离孔18形成多圈引脚17 ；
如图8所示：通过基板I背面设置第一表面处理层11能够使得基板I能够方便电连接，第一表面处理层11与上述通过分离孔18分离后对应的基板I、金属连接层6能够形成引脚17，且所述引脚17呈多圈的结构。多圈的引脚17通过分离孔18分割
f、在上述基板I背面的中心区设置封装芯片12，所述封装芯片12通过连接线13与所述封装芯片12外圈的引脚17电连接；
本发明实施例中，封装芯片12位于基板I背面的中心区，即封装芯片12位于多圈引脚17的中心区，封装芯片12通过连接线13与引脚17电连接。
[0034]g、对上述封装芯片12进行塑封，得到塑封体14 ;所述塑封体14压盖在封装芯片12、第一表面处理层11上，并填充在分离孔18内；
通过塑封体14能够对封装芯片12及连接线13进行保护，同时使得封装芯片12、连接线13以及焊脚17相互连接成一体，确保封装的可靠性。塑封体14采用树脂，塑封体14填充在分离孔18内后，多圈的引脚17能通过塑封体14连接成一体。
[0035]h、对上述基板I正面的支撑介质层8进行减薄，直至金属连接层6的表面裸露。
[0036]如图9所示：为了能够方便引脚17与外部的连接，本发明实施例中，需要基板I正面的支撑介质层8进行磨削减薄，具体实施时，可以采用等离子体刻蚀或磨削工艺进行磨肖IJ，削磨后，引脚17内金属连接层6的表面裸露。进一步地，还可以在裸露的金属连接层6的表面设置表面处理层。金属连接层6的表面裸露后，整个引脚17的外表面裸露。
[0037]实施例2
如图10?图14所示：一种提高QFN封装引线框架制备工艺中引线框架硬度的方法，所述提高引线框架硬度的方法包括如下步骤：
Si、提供基板1，并在基板I的正面上设置与所述基板I电连接的金属连接层6，所述金属连接层6内设有若干贯通金属连接层6的隔离空隙7 ；
sll、提供基板1，并在所述基板I的正面上设置所需的干膜2 ； sl2、对基板I上的干膜2进行曝光及显影，以在基板I上得到引脚隔离图形3 ；sl3、利用所述引脚隔离图形3在基板I上电镀所需的金属连接层6 ;去除所述引脚隔离图形3，以得到贯通所述金属连接层6的隔离空隙7。
[0038]上述在基板I上形成金属连接层6及隔离空隙7的工艺步骤与实施例I完全相同，此处不再详述。
[0039]s2、在上述基板I的正面上设置支撑介质层8，所述支撑介质层8覆盖在金属连接层6上并填充在隔离空隙7内；如图10所示。
[0040]S3、对上述金属连接层6上的支撑介质层8进行磨削，以使得金属连接层6的表面裸露；并在金属连接层6裸露的表面设置第二表面处理层15,第二表面处理层15与所述第二表面处理层15下方的金属连接层6通过隔离空隙7内的支撑介质层8形成多圈的引脚17 ；
如图11所示：本实施例中，可以采用等离子刻蚀对支撑介质层8进行磨削，先对支撑介质层8进行磨削，能减小后续的磨削工艺中对引线框架的损坏。第二表面处理层15的作用与上述第一表面处理层11的作用相同。第二表面处理层15与相应的金属连接层6形成引脚17，引脚17通过隔离空隙7内的支撑介质层8进行绝缘隔离，同时形成多圈的结构。
[0041]s4、在上述基板I的上方设置封装芯片12，所述封装芯片12位于基板I的中心区域，且封装芯片12通过连接线13与所述封装芯片12外圈的引脚17电连接；
s5、对上述封装芯片12进行塑封，在基板I上方得到塑封体14，所述塑封体14压盖在第二表面处理层15、封装芯片12及支撑介质层8上；
如图12所示：将封装芯片12安装于整个引线框架的中心区域，多圈的引脚17位于封装芯片12的外圈，通过塑封体14能够对封装芯片12进行有效保护。
[0042]s6、对基板I的背面进行蚀刻，以使得金属连接层6与基板I相连的表面裸露，使得引脚17相互分离；
本实施例中，对基板I的背面进行刻蚀，直至将所有的基板I均刻蚀掉，基板I刻蚀掉后，金属连接层6的表面裸露，多圈的引脚17不再通过基板I进行电气连接，但多圈的引脚17通过塑封体14能进行连接成一体。
[0043]s7、在金属连接层6裸露的表面设置第三表面处理层16，所述第三处理层16与金属连接层6电连接。
[0044]如图13所示：为了能够方便引脚17通过金属连接层6与外部的电连接，在金属连接层6的表面设置第三表面处理层16。如图14所示：为形成多圈QFN封装引线框架的底部视图，图中示出了封装芯片12外圈设置三圈引脚17的示意图。
[0045]本发明将引线框架的制备工艺与基板制备工艺融合，使用基板工艺来生产多圈QFN所需要的引线框架；采用半加成法来制备芯片的内外引脚，提高了引脚的制备精度，可以制备更细间距的引脚阵列，同时保证引脚尺寸的精度，工艺灵活性高，可以根据需求随时改变引脚的排列方式，避免传统的冲压成型中需要更换磨具，周期长，成本高的问题。一次可成型多个引线框架，效率高。在制备引线框架的过程中，通过支撑介质层8来提高引线框架的硬度，不易发生弯曲，通过相应的工艺步骤能减小对封装结构的破坏，保证了被加工面的平整性，易于实现自动化生产。可以将引线框架做的很薄（100 μ m厚或者更小)且引脚厚度可调，符合轻薄短小的发展趋势。
【权利要求】
1.一种提高QFN封装引线框架制备工艺中引线框架硬度的方法，其特征是，所述提高引线框架硬度的方法包括如下步骤： (a)、提供基板（1)，并在基板（I)的正面上设置与所述基板（I)电连接的金属连接层(6)，所述金属连接层（6)内设有贯通金属连接层（6)的隔离空隙（7)； (b)、在上述基板（I)的正面上压合支撑介质层（8)，所述支撑介质层（8)覆盖在金属连接层（6)上并填充在隔离空隙（7)内； (C)、在基板（I)的背面设置掩膜层（9)，选择性地掩蔽和刻蚀所述掩膜层（9)，得到贯通所述掩膜层（9)的刻蚀孔（10)； (d)、利用上述刻蚀孔（10)对基板（I )进行刻蚀，以使得刻蚀孔（10)贯通基板（1)，形成所需的分离孔（18); (e)、去除基板（I)上的掩膜层（9)，并在基板（I)的背面设置第一表面处理层（11);第一表面处理层（11)与相应的基板（I)、金属连接层（6)通过分离孔（18)分隔后形成多圈引脚（17)； (f)、在上述基板（I)背面的中心区设置封装芯片（12)，所述封装芯片（12)通过连接线(13)与所述封装芯片（12)外圈的引脚（17)电连接； (g)、对上述封装芯片（12)进行塑封，得到塑封体（14);所述塑封体（14)压盖在封装芯片（12)、第一表面处理层（11)上，并填充在分离孔（18)内； (h)、对上述基板（I)正面的支撑介质层（8)进行减薄，直至金属连接层（6)的表面裸露。
2.根据权利要求1所述的提高QFN封装引线框架制备工艺中引线框架硬度的方法，其特征是，所述步骤（a)中，包括如下步骤： (al)、提供基板（1)，并在所述基板（I)的正面上设置所需的干膜（2)； (a2)、对基板（I)上的干膜（2)进行曝光及显影，以在基板（I)上得到引脚隔离图形(3)； (a3)、利用所述引脚隔离图形（3)在基板（I)上电镀所需的金属连接层（6);去除所述引脚隔离图形（3)，以得到贯通所述金属连接层（6)的隔离空隙（7)。
3.根据权利要求1所述的提高QFN封装引线框架制备工艺中引线框架硬度的方法，其特征是：所述基板（I)的材料及金属连接层（6)的材料均包括铜。
4.根据权利要求1所述的提高QFN封装引线框架制备工艺中引线框架硬度的方法，其特征是：所述支撑介质层（8)的材料包括PP。
5.一种提高QFN封装引线框架制备工艺中引线框架硬度的方法，其特征是，所述提高引线框架硬度的方法包括如下步骤： (Si)、提供基板（1)，并在基板（I)的正面上设置与所述基板（I)电连接的金属连接层(6)，所述金属连接层（6)内设有若干贯通金属连接层（6)的隔离空隙（7)； (s2)、在上述基板（I)的正面上设置支撑介质层（8)，所述支撑介质层（8)覆盖在金属连接层（6)上并填充在隔离空隙（7)内； (S3)、对上述金属连接层（6)上的支撑介质层（8)进行磨削，以使得金属连接层（6)的表面裸露；并在金属连接层（6)裸露的表面设置第二表面处理层（15)，第二表面处理层(15)与所述第二表面处理层（15)下方的金属连接层（6)通过隔离空隙（7)内的支撑介质层（8)形成多圈的引脚（17);(s4)、在上述基板（I)的上方设置封装芯片（12)，所述封装芯片（12)位于基板（I)的中心区域，且封装芯片（12)通过连接线（13)与所述封装芯片（12)外圈的引脚（17)电连接；(s5)、对上述封装芯片（12)进行塑封，在基板（I)上方得到塑封体（14)，所述塑封体(14)压盖在第二表面处理层（15)、封装芯片（12)及支撑介质层（8)上； (s6)、对基板（1)的背面进行蚀刻，以使得金属连接层（6)与基板（I)相连的表面裸露，使得引脚（17)相互分离； (s7)、在金属连接层（6)裸露的表面设置第三表面处理层（16)，所述第三处理层（16)与金属连接层（6)电连接。
6.根据权利要求6所述提高QFN封装引线框架制备工艺中引线框架硬度的方法，其特征是，所述步骤（Si)中，包括如下步骤： (sll)、提供基板（1)，并在所述基板（I)的正面上设置所需的干膜（2); (sl2)、对基板（I)上的干膜（2)进行曝光及显影，以在基板（I)上得到引脚隔离图形(3)； (sl3)、利用所述引脚隔离图形（3)在基板（I)上电镀所需的金属连接层（6);去除所述引脚隔离图形（3)，以得到贯通所述金属连接层（6)的隔离空隙（7)。
7.根据权利要求6所述提高QFN封装引线框架制备工艺中引线框架硬度的方法，其特征是，所述步骤（s3 )中，对支撑介质层（8 )进行磨削的方法包括等离子刻蚀。
【文档编号】H01L21/48GK103489794SQ201310456986
【公开日】2014年1月1日 申请日期:2013年9月29日 优先权日:2013年9月29日
【发明者】刘文龙 申请人:华进半导体封装先导技术研发中心有限公司