一种相变存储单元及其制备方法
【专利摘要】本发明提供了一种相变存储单元，包括：衬底、下电极金属层、第一绝缘层、加热材料层、第二绝缘层、下相变材料层、上相变材料层和上电极金属层，还包括阻挡层，所述阻挡层设置于所述下相变材料层和所述上相变材料层之间，所述阻挡层的材料为Nb2O5，本发明提供的相变存储单元，在两层相变材料中加入阻挡层，通过控制阻挡层材料的性质及厚度，减小了操作电流，尤其减小多晶向非晶转化时的操作电流，实现了1D1R高密度集成，减小器件的功耗。另外，本发明还提供了一种相变存储单元的制备方法。
【专利说明】一种相变存储单元及其制备方法
【【技术领域】】
[0001]本发明涉及半导体【技术领域】，尤其涉及一种相变存储单元。
【【背景技术】】
[0002]相变存储器技术是基于Ovshinsky在20世纪60年代末(Phys.Rev.Lett.，21，1450-1453，1968) 70 年代初(App1.Phys.Lett.，18，254-257，1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极的研究热点也就围绕其器件工艺展开:器件的物理机制研究，包括如何减小器件功耗等。相变存储器的基本原理是利用硫族材料的可逆相变而产生的电阻差异的变化来表征两种状态，从而实现数据的存储。
[0003]随着信息技术产业对相变存储器产品需求的日益增加，实现PCM cell与现有CMOS工艺集成是非常关键的，因此，也就急需进一步降低PCM cell的操作功耗。人们对降低器件功耗做了许多工作，目前，降低PCM cell的操作电流/电压的主要方法有:(1)改良器件结构，包括提出各种改良结构，像环形电极(Ahn, S.J.et al.，Highly reliable50nmcontact cell technology for256Mb PRAM, Symposium on VLSI Technology, 2005.page98-99)，减小相变材料与电极之间的接触面积；(2)优化相变薄膜层与电极的尺寸；通过相变材料和加热电极的横向电极尺寸控制在同一纳米区域范围；如生长直径和高度可以控制在50nm左右相变纳米点；如相变材料中填充绝缘绝热材料或者直接做成环形相变材料结构；如通过绝热层 的排挤发生相变区域的尺寸约在2到200nm范围；或者直接把相变材料层做成形成两头粗、中间细的形状，可以通过不同腐蚀速率腐蚀液腐蚀上下电极和合金；还有可以制备出“倒塔”型纳米级相变存储单元凹孔阵列倒塔内可填充相变材料和电极材料；或者采用横向器件结构，在碳纳米管上沉积相变材料横向直径可以控制在IOOnm ；
(3)植入其它材料的加热介质辅助提高器件加热效率，添加如加热层材料为Zr02，HfO2,Ta2O5, TiO2, Ti的保温层，降低功耗；(4)相变材料开发与掺杂特性，为了提高相变存储器的可靠性，目前普遍采用的方法是通过向薄膜材料中掺入N、S1、Sn等元素以提高记录材料的晶化温度，这样可有效避免因邻近存储单元温度超过其记录材料的相变温度而引起的数据位信息错误。不过该方法并没有减小传导至邻近单元的热量，虽然引起的温度升高不至于使记录材料的状态马上发生转变，但其阻值仍然会有明显的变化，多次操作后数据位信息仍然存在失效的可能，因而会严重影响存储器的使用寿命。此外，采用掺杂的方法提高晶化温度的同时，薄膜相变材料的熔化温度一般也会相应提高，这又将导致相变存储器功耗的增大。
[0004]因此，降低单个相变存储单元的功耗成了业界的主要技术难题。目前迫切地需要一种具有优良热学性能的相变材料，其能有效减小相变存储器邻近存储单兀之间的热串扰并降低器件功耗。【
【发明内容】
】
[0005]本发明的目的在于提供一种相变存储单元，该相变存储单元功耗低、热稳定性好、相变速度快。
[0006]为实现上述目的，本发明采用下述技术方案:
[0007]一种相变存储单元，包括:衬底、下电极金属层、第一绝缘层、加热材料层、第二绝缘层、下相变材料层、上相变材料层和上电极金属层，还包括阻挡层，所述阻挡层设置于所述下相变材料层和所述上相变材料层之间，所述阻挡层的材料为Nb205。
[0008]优选地，所述阻挡层的厚度范围为5nm至20nm。
[0009]优选地，所述阻挡层的材料电导率小于所述下相变材料层和上相变材料层的相变材料的电导率。
[0010]优选地，所述阻挡层的材料热导率小于所述下相变材料层和上相变材料层的相变材料的热导率。 [0011]优选地，所述下相变材料层和所述上相变材料层的相变材料为选自GeTe、SbTe,BiTe、SnTe> AsTe、GeSe、SbSe、BiSe、SnSe> AsSe、InSe、GeSbTe 和 AgInSbTe 中的任意一种化合物，或由上述任意一种化合物掺杂S、N、O、Cu、S1、Au、Al、W、Ga中的至少一种元素后形成的混合物。
[0012]优选地，所述下相变材料层和所述上相变材料层的相变材料为GeiSbZTek,其中0〈i，j，k〈l ；i+j+k=l0
[0013]优选地，所述下相变材料层和所述上相变材料层的相变材料的晶体结构和晶格常数相近。
[0014]优选地，所述下相变材料层和所述上相变材料层为蘑菇型、限制型或直线型。
[0015]优选地，所述下电极金属层、上电极金属层的材料为TiW、W、Al或Pt中的任意一种，所述加热材料层的材料为W或TiW中任意一种。
[0016]优选地，所述第一绝缘层和所述第二绝缘层的材料为Si02。
[0017]另外，本发明还提供了一种相变存储单元的制备方法，包括下述步骤:
[0018]在所述衬底上依次制备所述下电极金属层及所述第一绝缘层；
[0019]在所述第一绝缘层上形成孔洞；
[0020]沉积所述加热材料层，使所述加热材料层覆盖所述第一绝缘层，并充满所述孔洞；
[0021]去除所述孔洞之外的所述加热材料层，再沉积所述第二绝缘层；
[0022]刻蚀所述第二绝缘层直至所述加热材料层，并在所述衬底上形成直达所述加热材料层的绝缘孔洞；
[0023]在所述绝缘孔洞上依次沉积所述下相变材料层、所述阻挡层和所述上相变材料层，并去除所述绝缘孔洞外和所述第二绝缘层上的所述下相变材料层、所述阻挡层和所述上相变材料层；
[0024]在所述上相变材料层和所述第二绝缘层上沉积所述上电极金属层，形成相变存储单元。
[0025]优选地，在所述第一绝缘层上形成孔洞，具体为，利用电子束曝光和干法刻蚀工艺在所述第一绝缘层上光刻形成孔洞，所述孔洞的直径为20-500nm。[0026]优选地，刻蚀所述第二绝缘层直至所述加热材料层，并在所述衬底上形成直达所述加热材料层的绝缘孔洞，具体为，采用电子束曝光和干法刻蚀工艺刻蚀所述第二绝缘层直至所述加热材料层，并在所述衬底上形成直达所述加热材料层的绝缘孔洞。
[0027]采用上述技术方案，本发明的有益效果在于:
[0028]本发明提供的相变存储单元，包括:衬底、下电极金属层、第一绝缘层、加热材料层、第二绝缘层、下相变材料层、上相变材料层和上电极金属层，还包括阻挡层，所述阻挡层设置于所述下相变材料层和所述上相变材料层之间，所述阻挡层的材料为Nb2O5，本发明提供的相变存储单元，在两层相变材料中加入阻挡层，通过控制阻挡层材料的性质及厚度，减小了操作电流，尤其减小多晶向非晶转化时的操作电流，实现了 IDlR高密度集成，减小器件的功耗；另外，含有阻挡层的相变材料，其作为相变存储单元的记录材料能有效降低对某一存储单元进行读写操作时引起的邻近存储单元温度的升高，减小器件操作对周围存储单元的热串扰，提高器件的稳定性和存储密度；同时，其阈值电压显著下降，因而能降低相变存储器的功耗。
[0029]另外，本发明还提供了一种相变存储单元的制备方法，采用在CMOS工艺兼容的基础上，通过简化工艺步骤，减小各个界面间的接触电阻，从而减小整体器件电阻，工艺简单，工业化程度高。
【【专利附图】
【附图说明】】
[0030]图1为本发明提供的相变存储单元的结构示意图；
[0031]图2为本发明提供的相变存储单元的步骤流程图。
【【具体实施方式】】
.[0032]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
[0033]在申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0034]请参阅图1，图1为本发明实施例提供的相变存储单元的结构示意图100，从图1中可见，相变存储单元100包括:衬底、下电极金属层130、第一绝缘层140、加热材料层150、第二绝缘层160、下相变材料层170、阻挡层180、上相变材料层190、上电极金属层111。
[0035]衬底包括Si衬底层110和位于Si衬底层上的SiO2衬底层120。
[0036]下电极金属层130设置于SiO2衬底层120表面。下电极金属层130的材料优选为TiW、W、Al或Pt中的任意一种。下电极金属层130的厚度优选为100~500nm。
[0037]第一绝缘层140设于下电极金属层130表面。第一绝缘层140的材料为优选Si02。第一绝缘层140的厚度优选为100?500nm。在第一绝缘层140上还形成孔洞(图未示)，孔洞的直径为20-500nm。
[0038]加热材料层150充满并覆盖第一绝缘层140。加热材料层150的材料优选为W或Tiff中的任意一种。
[0039]第二绝缘层160沉积于加热材料层150上，第二绝缘层160经刻蚀直至加热材料层150，并在衬底上形成直达加热材料层150的绝缘孔洞。第二绝缘层160的材料优选为SiO2，厚度优选为100-500nm。
[0040]在绝缘孔洞上依次沉积下相变材料层170、阻挡层180和上相变材料层190。阻挡层180的材料为Nb2O5
[0041]优选地，下相变材料层170和上相变材料层190的相变材料为选自GeTe、SbTe,BiTe、SnTe> AsTe、GeSe、SbSe、BiSe、SnSe> AsSe、InSe、GeSbTe 和 AgInSbTe 中的任意一种化合物，或由上述任意一种化合物掺杂S、N、O、Cu、S1、Au、Al、W、Ga中的至少一种元素后形成的混合物。
[0042]优选地，下相变材料层170和上相变材料层190的相变材料为GeiSbjTek,其中0〈i，j，k〈l ；i+j+k=l0
[0043]优选地，下相变材料层170和上相变材料层190的相变材料的晶体结构和晶格常数相近。
[0044]优选地，下相变材料层170和上相变材料层190为蘑菇型、限制型或直线型。
[0045]优选地，阻挡层180的厚度范围为5nm至20nm。
[0046]优选地，阻挡层180的材料电导率小于下相变材料层170和上相变材料层190的相变材料的电导率。
[0047]优选地，阻挡层180的材料热导率小于下相变材料层170和上相变材料层190的相变材料的热导率。
[0048]上电极金属层111沉积在上相变材料层190和第二绝缘层160上。上电极金属层111的材料优选为TiW、W、Al或Pt中的任意一种。
[0049]本发明提供的相变存储单元100，包括:衬底、下电极金属层130、第一绝缘层140、加热材料层150、第二绝缘层160、下相变材料层170、阻挡层180上相变材料层190、上电极金属层111，本发明提供的相变存储单元100，在两层相变材料中加入阻挡层180，通过控制阻挡层180材料的性质及厚度，减小了操作电流，尤其减小多晶向非晶转化时的操作电流，实现了 IDlR高密度集成，减小器件的功耗；另外，含有阻挡层180的相变材料，其作为相变存储单元100的记录材料能有效降低对某一存储单元进行读写操作时引起的邻近存储单元温度的升高，减小器件操作对周围存储单元的热串扰，提高器件的稳定性和存储密度；同时，其阈值电压显著下降，因而能降低相变存储器的功耗。
[0050]请参阅图2，图2为本发明实施例提供的相变存储单元的步骤流程图200，包括下述步骤:
[0051]步骤S210:在衬底上依次制备下电极金属层130及第一绝缘层140 ；
[0052]步骤S220:在第一绝缘层140上形成孔洞；
[0053]优选地，利用电子束曝光和干法刻蚀工艺在所述第一绝缘层140上光刻形成孔洞，孔洞的直径为20_500nm。[0054]步骤S230:沉积加热材料层150，使加热材料层150覆盖第一绝缘层140，并充满孔洞；
[0055]步骤S240:去除孔洞之外的加热材料层150，再沉积第二绝缘层160 ；
[0056]步骤S250:刻蚀第二绝缘层160直至加热材料层150，并在衬底上形成直达加热材料层150的绝缘孔洞(图未示)；
[0057]优选地，采用电子束曝光和干法刻蚀工艺刻蚀第二绝缘层160直至加热材料层150，并在衬底上形成直达加热材料层150的绝缘孔洞。
[0058]步骤S260:在绝缘孔洞上依次沉积下相变材料层170、阻挡层180和上相变材料层190，并去除绝缘孔洞外和第二绝缘层160上的下相变材料层170、阻挡层180和上相变材料层 190 ；
[0059]步骤S270:在上相变材料层190和第二绝缘层160上沉积上电极金属层111，形成
相变存储单元。
[0060]优选地，在沉积有GeiSbjTek和Nb2O5复合薄膜的结构上用电子束蒸发方法沉积100-500nm上电极金属层111，从而形成相变存储器件。
[0061]本发明还提供了一种相变存储单元的制备方法200，采用在CMOS工艺兼容的基础上，通过简化工艺步骤，减小各个界面间的接触电阻，从而减小整体器件电阻，工艺简单，工业化程度高。
[0062]本发明的含有Nb2O5阻挡层的相变存储单元可应用于相变存储器中，具有低功耗、高密度和高稳定性的特点，是一种可实现对信息的写入，擦除和读出功能的非易失性半导体存储器。
[0063]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种相变存储单元，包括:衬底、下电极金属层、第一绝缘层、加热材料层、第二绝缘层、下相变材料层、上相变材料层和上电极金属层，其特征在于，还包括阻挡层，所述阻挡层设置于所述下相变材料层和所述上相变材料层之间，所述阻挡层的材料为Nb2O5tj
2.根据权利要求1所述的相变存储单元，其特征在于，所述阻挡层的厚度范围为5nm至20nmo
3.根据权利要求1所述的相变存储单元，其特征在于，所述阻挡层的材料电导率小于所述下相变材料层和上相变材料层的相变材料的电导率。
4.根据权利要求1所述的相变存储单元，其特征在于，所述阻挡层的材料热导率小于所述下相变材料层和上相变材料层的相变材料的热导率。
5.根据权利要求1所述的相变存储单元，其特征在于，所述下相变材料层和所述上相变材料层的相变材料为选自 GeTe、SbTe, BiTe, SnTe, AsTe, GeSe, SbSe, BiSe, SnSe, AsSe,InSe,GeSbTe和AgInSbTe中的任意一种化合物，或由上述任意一种化合物掺杂S、N、0、Cu、S1、Au、Al、W、Ga中的至少一种元素后形成的混合物。
6.根据权利要求1所述的相变存储单元，其特征在于，所述下相变材料层和所述上相变材料层的相变材料为GeiSbjTek,其中0〈i，j, k〈l ;i+j+k=l。
7.根据权利要求1或5或6所述的相变存储单元，其特征在于，所述下相变材料层和所述上相变材料层的相变材料的晶体结构和晶格常数相近。
8.根据权利要求1所述的相变存储单元，其特征在于，所述下相变材料层和所述上相变材料层为蘑菇型、限制型或直线型。
9.根据权利要求1所述的相变存储单元，其特征在于，所述下电极金属层、上电极金属层的材料为TiW、W、Al或Pt中`的任意一种，所述加热材料层的材料为W或TiW中任意一种。
10.根据权利要求1所述的相变存储单元，其特征在于，所述第一绝缘层和所述第二绝缘层的材料为SiO2。
11.一种相变存储单元的制备方法，其特征在于，包括下述步骤: 在所述衬底上依次制备所述下电极金属层及所述第一绝缘层； 在所述第一绝缘层上形成孔洞； 沉积所述加热材料层，使所述加热材料层覆盖所述第一绝缘层，并充满所述孔洞； 去除所述孔洞之外的所述加热材料层，再沉积所述第二绝缘层； 刻蚀所述第二绝缘层直至所述加热材料层，并在所述衬底上形成直达所述加热材料层的绝缘孔洞； 在所述绝缘孔洞上依次沉积所述下相变材料层、所述阻挡层和所述上相变材料层，并去除所述绝缘孔洞外和所述第二绝缘层上的所述下相变材料层、所述阻挡层和所述上相变材料层； 在所述上相变材料层和所述第二绝缘层上沉积所述上电极金属层，形成相变存储单J Li ο
12.根据权利要求11所述的相变存储单元的制备方法，其特征在于，在所述第一绝缘层上形成孔洞，具体为，利用电子束曝光和干法刻蚀工艺在所述第一绝缘层上光刻形成孔洞，所述孔洞的直径为20_500nm。
13.根据权利要求11所述的相变存储单元的制备方法，其特征在于，刻蚀所述第二绝缘层直至所述加热材料层，并在所述衬底上形成直达所述加热材料层的绝缘孔洞，具体为，采用电子束曝光和干法刻蚀工艺刻蚀所述第二绝缘层直至所述加热材料层，并在所述衬底上形成直达所述加热材料层的绝缘孔洞。
【文档编号】H01L45/00GK103594621SQ201310541687
【公开日】2014年2月19日 申请日期:2013年11月5日 优先权日:2013年11月5日
【发明者】程国胜, 卫芬芬, 孔涛, 黄荣, 张 杰 申请人:中国科学院苏州纳米技术与纳米仿生研究所