多层电感器的制造方法
【专利摘要】本文中公开了一种多层电感器，该多层电感器包括：多层本体，由交替的多层磁性片和内部电极形成；一对外部端子，被设置在多层本体的两个端部上；内部电极，通过过孔层间连接以形成线圈，其中，上层与下层内部电极之间的间隔Ts与单个的内部电极的厚度Te之间的比率（Ts/Te）和内部电极的内部宽度Fw与多层本体的宽度W之间的比率（Fw/W）是根据上层与下层内部电极之间产生的寄生电容C、内部电极与外部端子之间产生的寄生电容C、与内部电极的层的数量成比例的电感L以及与线圈的内部横截面积成比例的电感L来确定的。
【专利说明】多层电感器
[0001] 相关申请的交叉引用
[0002] 本申请要求于2013年7月9日提交的题为"Multilayer Inductor"的韩国专利 申请第10-2013-0080407号的优先权，其全部内容通过引用结合于本申请中。
【技术领域】
[0003] 本发明涉及一种多层电感器，且更具体地，涉及一种包括在多层电感器中的内部 电极的布置结构。
【背景技术】
[0004] 电感器是连同电阻器和电容器一起构成电子电路的重要的无源元件之一，电感器 被用在电子设备中的诸如DC-DC变换器的电源电路中或者被广泛地用作用于消除噪声或 者构成LC谐振电路的组件。
[0005] 同时，与IT技术的发展一致，电子设备在尺寸和厚度上日益减小，并且也增加了 对更小和更薄的设备的市场需求。因此，已经开发出了具有薄膜结构的电感器产品，并且已 提出了作为这种产品中的一种的多层电感器。
[0006] 然而，随着芯片尺寸的减小，降低了这种多层电感器的性能，并且具体地，不可避 免地降低了作为指示产品性能的指标的品质因数(在下文中，称之为'Q特性'）。
[0007] S卩，具有通常结构的多层电感器包括：多层本体，由多层的多个磁性片形成，该磁 性片具有在其一个表面上形成的线圈图案的内部电极；以及一对外部端子，设置在多层本 体的两个端部上。随着芯片尺寸的减小，缩小了内部电极的层间间隔和内部电极与外部端 子之间的间隔，使得上层与下层内部电极之间以及内部电极与外部端子之间产生的寄生电 容（C)增加，降低了 Q特性。
[0008] 此外，为了实现高电感，线圈图案被设计为是加长的；然而，当AC电源施加至电感 器时产生的电阻值（即，AC电阻（R s))增加从而导致了磁体迅速的磁饱和，致使电感迅速降 低（DC偏置特性的降低）。
[0009] 因此，为了防止电感（L)的迅速劣化并且将Q特性恒定地维持在预定值以上，专利 文献(韩国专利公开第10-2010-0127878号)公开了用于通过使用无磁性片代替一些磁性层 片来增加磁饱和水平的方法。
[0010] 然而，在专利文献中使用无磁性片代替一些磁性层片的情况下，同样减少了内部 电极的层的数量，降低了电感（L)的总体值，并且因此，使Q特性劣化。
[0011][现有技术文献]
[0012] (专利文献1):韩国专利公开第10-2010-0127878号
【发明内容】
[0013] 本发明的目的是提供一种多层电感器，该多层电感器能够通过最优化上层与下层 内部电极之间的间隔T s、内部电极的厚度（?；)、内部电极的内部宽度Fw、多层本体的宽度W 等来最大化Q特性。
[0014] 根据本发明的示例性实施方式，提供一种多层电感器包括：多层本体，由交替的多 层磁性片和成线圈图案的内部电极形成；以及一对外部端子，设置在多层本体的两个端部 上，其中，上层与下层内部电极之间的间隔T s大于单个内部电极的厚度?；。
[0015] 上层与下层内部电极之间的间隔Ts与内部电极的厚度Te之间的比率（T s/Te)的范 围可以从2.0至3.0。
[0016] 内部电极的内部宽度Fw与多层本体的宽度W之间的比率（Fw/W)的范围可以从0.6 至 0· 7。
[0017] 放置在最下层的内部电极与多层本体的下表面之间的距离B。可以大于放置在最 上层的内部电极与多层本体的上表面之间的距离T。。
[0018] 放置在最上层的内部电极与多层本体的上表面之间的距离Tc与放置在最下层的 内部电极与多层本体的下表面之间的距离B。之间的比率（?7Β。）的范围可以从0. 1至0. 9。
[0019] 根据本发明的示例性实施方式，还提供了一种多层电感器，包括：多层本体，由交 替的多层磁性片和内部电极形成；以及一对外部端子，设置在多层本体的两个端部上；内 部电极通过过孔层间连接以形成线圈；其中，上层与下层内部电极之间的间隔！；与单个内 部电极的厚度T e之间的比率（Ts/Te)的范围在2.0至3.0之间，并且内部电极的内部宽度F w 与多层本体的宽度W之间的比率（Fw/W)的范围在0. 6至0. 7之间。
[0020] 放置在最上层的内部电极与多层本体的上表面之间的距离T。与放置在最下层的 内部电极与多层本体的下表面之间的距离B。之间的比率（?7Β。）的范围可以从0. 1至0. 9。
【专利附图】
【附图说明】
[0021] 图1是根据本发明的实施方式的多层电感器的外部透视图；
[0022] 图2是沿图1中的直线1-1'截取的截面图；以及
[0023] 图3至图5示出了电感（L)、AC电阻（Rs)和Q特性随频率范围的曲线图。
【具体实施方式】
[0024] 在下文中，将参考附图详细地描述示例性实施方式，使得本发明所属领域的普通 技术人员能够很容易地实践它们。
[0025] 本说明书和权利要求中所使用的术语和词汇不应当被解释为限于通常的含义或 者词典上的定义，而是应当基于根据发明人可以适当地定义术语的概念而被解释为与本发 明的技术范围有关的含义和概念，以最适当地描述他或她所已知的用于实现本发明的最佳 方法。
[0026] 因此，在实施方式和本发明的附图中所描述的构造仅仅是最优选的实施方式而并 不代表本发明的所有技术精神。因此，本发明应当被解释为包括在提交本申请的同时包括 在本发明的精神和范围中的所有改变、等同物和替代。
[0027] 图1是根据本发明的实施方式的多层电感器的外部透视图，以及图2是沿着图1 中的直线1-1'截取的截面图。在附图中，组件并非按比例示出的，而是放大了一些元件的 尺寸以帮助理解本发明。
[0028] 参考图1和图2,多层电感器100可包括多层本体110和设置在多层本体110的两 个端部上的一对外部端子120。
[0029] 这里，多层本体110是由多层基于Ni-Zn-Cu的铁氧体制成的多个磁性片等形成 的，并且随后对它们加压并烧结，并且相邻的磁性片被集成为其间的分界线不会很容易地 显现出来。
[0030] 螺旋状缠绕的线圈被设置在多层本体110内。形成在每一个磁性片的一个表面上 的内部电极111相连时，可以形成线圈。即，形成在每个磁性片的一个表面上的内部电极 111划分线圈的绕组，以及各个层的内部电极111通过穿透磁性片的过孔(未示出）层间连 接至相邻的内部电极111，从而形成具有预定的内部横截面积的线圈。
[0031] 每个内部电极111可通过以丝网印刷法将金属浆料(例如，从由诸如Ni、Al、Fe、 Cu、Ti、Cr、Au、Ag、Pd和Pt所组成的组中选择的至少一种金属或其金属化合物）印刷在每 个磁性片上来形成。
[0032] 当内部电极111被印刷时，其转角部分可以以直角弯曲或者可以是成曲形弯曲 的。在内部电极111的转角部分以直角弯曲的情况下，线圈的内部横截面积以最大量增加， 实现高容量电感。另一方面，在内部电极111的转角部分成曲形弯曲的情况下，能够增强电 流流动性以改善DC电阻特性R dc。
[0033] 此外，为了防止由于随着设备尺寸的减少所增加的寄生电容C (具体地，上层与下 层内部电极111之间产生的寄生电容C)导致的Q特性劣化，优选地，尽可能地增加上层与 下层内部电极111之间的间隔T s。
[0034] 因此，根据本发明的实施方式的多层电感器100,上层与下层内部电极111之间的 间隔T s大于内部电极111的厚度Te。S卩，随着相邻导体之间距离的减小寄生电容C增加， 因此，在本发明的实施方式中，其中印制有内部电极111的磁性片被形成为较厚，以增加上 层与下层内部电极111之间的间隔T s，使得间隔Ts大于内部电极111的厚度?；。
[0035] 然而，芯片尺寸是有限的，因此如果磁性片过厚，同样也减少了内部电极111的层 的数量，即，降低了电感L，致使多层电感器100的Q特性劣化。
[0036] 因此，在根据本发明的实施方式的多层电感器100中，优选地，考虑到上层与下层 内部电极111之间产生的寄生电容C和与内部电极111的层数成比例的电感L，来适当地设 定上层与下层内部电极111之间的间隔T s与内部电极111的厚度Te之间的比率（Ts/Te)。
[0037] 同时，根据以下式子1，电感器的Q特性受到将AC电力施加至电感器时产生的电阻 值艮（在下文中，称之为AC电阻）的影响。因此，优选地，在确定上层与下层内部电极111 之间的间隔T s与内部电极111的厚度Τε之间的比率（Ts/Te)时应考虑AC电阻R s。
[0038] [式子 1]
[0039]
【权利要求】
1. 一种多层电感器，包括： 多层本体，所述多层本体通过交替地层叠磁性片和成线圈图案的内部电极来形成；以 及 一对外部端子，设置在所述多层本体的两个端部， 其中，上层内部电极与下层内部电极之间的间隔Ts大于单个内部电极的厚度?；。
2. 根据权利要求1所述的多层电感器，其中，所述上层内部电极与所述下层内部电极 之间的所述间隔Ts与所述内部电极的所述厚度?；之间的比率T s/X的范围是从2. 0至3. 0。
3. 根据权利要求1所述的多层电感器，其中，所述内部电极的内部宽度Fw与所述多层 本体的宽度W之间的比率F w/W的范围是从0. 6至0. 7。
4. 根据权利要求1所述的多层电感器，其中，放置在最下层的内部电极与所述多层本 体的下表面之间的距离B。大于放置在最上层的内部电极与所述多层本体的上表面之间的 距离T c。
5. 根据权利要求4所述的多层电感器，其中，放置在所述最上层的内部电极与所述多 层本体的所述上表面之间的距离T。与放置在所述最下层的内部电极与所述多层本体的所 述下表面之间的距离B。之间的比率?7Β。的范围是从0. 1至0. 9。
6. -种多层电感器，包括：通过交替地层叠多层磁性片和内部电极形成的多层本体； 以及一对外部端子，设置在所述多层本体的两个端部上，所述内部电极通过过孔而层间连 接以形成线圈， 其中，上层内部电极与下层内部电极之间的间隔Ts与单个内部电极的厚度Te之间的比 率Ts/X的范围是从2. 0至3. 0,并且所述内部电极的内部宽度Fw与所述多层本体的宽度W 之间的比率Fw/W的范围是从0. 6至0. 7。
7. 根据权利要求6所述的多层电感器，其中，放置在最上层的内部电极与所述多层本 体的上表面之间的距离T。与放置在最下层的内部电极与所述多层本体的下表面之间的距 离B。之间的比率?7Β。的范围是从0· 1至0· 9。
【文档编号】H01F37/00GK104282426SQ201310693079
【公开日】2015年1月14日 申请日期:2013年12月17日 优先权日:2013年7月9日
【发明者】林凤燮 申请人:三星电机株式会社