多层电感器及其上安装有该多层电感器的板的制作方法
【专利说明】多层电感器及其上安装有该多层电感器的板
[0001]本申请要求于2013年11月7日在韩国知识产权局提交的第10-2013-0135030号韩国专利申请的权益，该申请的公开通过引用包含于此。
技术领域
[0002]本公开涉及一种多层电感器以及一种其上安装有该多层电感器的板。
【背景技术】
[0003]作为多层片式器件之一的电感器是与电阻器和电容器一起构成电路来去除噪声的代表性无源元件。
[0004]可通过在磁性层或介电层上印刷导电图案以形成线圈然后堆叠磁性层或介电层来制造多层片式电感器。多层片式电感器具有堆叠其上形成有导电图案的多个磁性层的多层结构，为了在片中形成线圈结构，多层片式电感器中的内部导电图案通过在各个磁性层中形成的通路电极依次地彼此连接，从而实现诸如电感和阻抗等的期望的性能。
[0005]同时，根据近期电子器件向着纤薄化和轻量化发展的趋势，对具有简化了的结构的功率电感器的需求已经增大。具体地，用户对具有优异性能的微型电感器的需求已经增大。
【发明内容】
[0006]本公开的一方面可提供一种多层电感器以及一种其上安装有该多层电感器的板。
[0007]根据本公开的一方面，一种多层电感器可包括:主体，在主体中堆叠有多个磁性层；线圈部，具有多个导电通路和形成在多个磁性层上的多个导电图案；以及第一外电极和第二外电极，形成在主体的外表面上以分别连接到线圈部的两端，其中，线圈部可包括由多个磁性层形成的间隙部以及分别在间隙部的下方和间隙部的上方形成的第一线圈部和第二线圈部，以及当第一线圈部的厚度被定义为AT1，间隙部的厚度被定义为GT并且第二线圈部的厚度被定义为AT2时，可满足GTX3彡ATl或GTX3彡AT2。
[0008]第一线圈部的厚度ATl、间隙部的厚度GT以及第二线圈部的厚度AT2可满足GTX3 彡 ATl 和 GTX3 彡 AT2。
[0009]第一线圈部的厚度ATl可等于或大于第二线圈部的厚度AT2。
[0010]第一线圈部的中心芯部和第二线圈部的中心芯部可被设置在主体的磁性层的堆叠方向上的相同位置。
[0011 ] 第一线圈部的旋转方向和第二线圈部的旋转方向可彼此相同。
[0012]第一线圈部的旋转方向和第二线圈部的旋转方向可彼此相反。
[0013]包括第一线圈部的第一电感器部和包括第二线圈部的第二电感器部可彼此串联连接。
[0014]根据本公开的另一方面，一种多层电感器可包括:主体，在主体中堆叠有多个磁性层；线圈部，具有多个导电通路和形成在多个磁性层上的多个导电图案；以及第一外电极和第二外电极，形成在主体的外表面上以分别连接到线圈部的两端，其中，线圈部可包括由多个磁性层形成的间隙部以及分别在间隙部的下方和间隙部的上方形成的第一线圈部和第二线圈部，以及当在主体的在其长度-厚度方向上切割的横截面中，第一线圈部的图案部之间的距离被定义为BI，间隙部的厚度被定义为GT并且第二线圈部的图案部之间的距离被定义为B2时，可满足GTX 3彡BI或GTX 3彡B2。
[0015]第一线圈部的图案部之间的距离B1、间隙部的厚度GT以及第二线圈部的图案部之间的距离B2可满足GTX3彡BI和GTX3彡B2。
[0016]当第一线圈部的厚度被定义为AT1，间隙部的厚度被定义为GT并且第二线圈部的厚度被定义为AT2时，可满足GTX 3彡ATl或GTX 3彡AT2。
[0017]第一线圈部的厚度ATl、间隙部的厚度GT以及第二线圈部的厚度AT2可满足GTX3 彡 ATl 和 GTX3 彡 AT2。
[0018]第一线圈部的厚度ATl可等于或大于第二线圈部的厚度AT2。
[0019]第一线圈部的中心芯部和第二线圈部的中心芯部可被设置在主体的磁性层的堆叠方向上的相同位置。
[0020]第一线圈部的旋转方向和第二线圈部的旋转方向可彼此相同。
[0021 ] 第一线圈部的旋转方向和第二线圈部的旋转方向可彼此相反。
[0022]包括第一线圈部的第一电感器部和包括第二线圈部的第二电感器部可彼此串联连接。
[0023]根据本公开的另一方面，一种其上安装有多层电感器的板可包括:印刷电路板，其上形成有第一电极焊盘和第二电极焊盘；以及如上所述的多层电感器，安装在印刷电路板上。
【附图说明】
[0024]通过下面结合附图进行的详细描述，本公开的上述和其他方面、特征和其他优点将被更加清楚的理解，在附图中:
[0025]图1是根据本公开的示例性实施例的多层电感器的透视图；
[0026]图2是沿图1的线A-A’截取的剖视图；
[0027]图3是示出图1的多层电感器的结构的分解透视图；
[0028]图4是根据本公开的另一示例性实施例的多层电感器的透视图；
[0029]图5是沿图4的线B-B’截取的剖视图；
[0030]图6是示出图4的多层电感器的结构的分解透视图；
[0031]图7是示出图1的多层电感器被安装在印刷电路板上的结构的透视图；以及
[0032]图8是示出发明示例中的阻抗的结果的曲线图。
【具体实施方式】
[0033]现在将参照附图来详细描述本公开的示例性实施例。
[0034]然而，本公开可以以许多不同的形式来实施，并且不应被解释为局限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达本公开的范围。
[0035]在附图中，为了清楚起见，会夸大元件的形状和尺寸，相同的附图标记将始终用于指示相同或相似的元件。
[0036]为了清楚地描述本公开的示例性实施例，将定义六面体的方向。在附图中显示的L、W和T分别指的是长度方向、宽度方向和厚度方向。这里，厚度方向可与磁性层被堆叠的堆叠方向相同。
[0037]多层电感器
[0038]根据本公开的示例性实施例的多层电感器可适当地用作导电图案形成在磁性层上的片式电感器，以及功率电感器、片式磁珠和片式滤波器等。
[0039]图1是根据本公开的示例性实施例的多层电感器的透视图。
[0040]图2是沿图1的线A-A’截取的剖视图。
[0041]图3是示出图1的多层电感器的结构的分解透视图。
[0042]参照图1至图3，多层电感器10可包括由磁性层形成的主体11以及形成在主体11的两个相反表面上的第一外电极31和第二外电极32。
[0043]可通过堆叠多个磁性层Ila至Ilk来形成主体11，如图3所示。用作覆盖层的磁性层Ila和Ilk中的每个可根据期望的厚度由多个层构成。
[0044]在这个示例性实施例中，导电图案12a至12h和导电通路(导电过孔,conductivevia) V可形成在多个磁性层中的除了一些磁性层lla、llg和Ilk以外的磁性层Ilb至Ilf以及Ilh至Ilj上。
[0045]可通过导电通路V将导电图案12a至12h中的每个彼此连接，以形成在叠置的位置中循环的线圈部12。
[0046]可以引导线圈部12的两端I和0，以使其分别连接到第一外电极31和第二外电极32。
[0047]同时，线圈部12可包括由多个磁性层Ilg形成的间隙部G、在间隙部G的下方形成的第一线圈部LI以及在间隙部G的上方形成的第二线圈部L2。
[0048]可通过在磁性生片上印刷导电图案12a至12h，堆叠其上形成有导电图案12a至12h的磁性生片，然后烧结堆叠的磁性生片来制造主体11。
[0049]主体11可具有六面体形状。由于当磁性生片被堆叠然后被烧结成具有片状时陶瓷粉的烧结收缩，因此主体11的外观可能不具有直线。然而，主体11可具有实质上(基本上)的六面体形状。
[0050]根据在图1中示出的示例性实施例的多层电感器10可具有其长度大于宽度或厚度的长方体形状。
[0051]同时，根据本公开的这个示例性实施例的包括外电极31和外电极32的多层电感器10可具有2.5±0.Imm的长度和2.0±0.Imm的宽度(2520尺寸)，但多层电感器的尺寸可大于或小于2520尺寸。
[0052]磁性层I Ia至I Ik可由N1-Cu-Zn基材料、N1-Cu-Zn-Mg基材料、Mn-Zn基材料或铁氧体基材料形成，但不限于此。
[0053]同时，可通过以预定的厚度印刷包含作为主要成分的银(Ag)的导电膏来形成导电图案12a至12h。可将导电图案12a至12h电连接到形成在主体11的在长度方向上的两个端部的第一外电极31和第二外电极32。
[0054]可在主体11的在长度方向上的两个端部上使用合金通过电镀法来形成第一外电极31和第二外电极32,所述合金包括选自Cu、N1、Sn、Ag和Pd的金属,但第一外电极和第二外电极的材料不限于此。
[0055]另外，形成第一外电极31和第二外电极32的方法不限于镀覆法。可选择地，可通过施用导电膏来形成第一外电极31和第二外电极32。
[0056]导电图案12a至12h可包括电连接到第一外电极31和第二外电极32的导线。
[0057]根据本示例性实施例，单个磁性层Ilb上的导电图案12a包括纵向导电图案部和横向导电图案部。可通过在磁性层Ilc中形成的导电通路将导电图案12a电连接到在另一磁性层Ilc上形成的导电图案12b，由此在堆叠方向上形成线圈图案。
[0058]在本公开的这个示例性实施例中，线圈图案可具有总共6.5匝，但不限于此。为使线圈图案具有总共6.5匝，可将其上形成有导电图案12a至12h的磁性层Ilb至Ilj设置在作为覆盖层的最下面的磁性层Ila和最上面的磁性层Ilk之间。
[0059]图2是沿线A-A’截取的图1的电感器在长度-厚度方向上的剖视图。
[0060]参照图2，线圈部12可包括由多个磁性层Ilg形成的间隙部G以及分别在间隙部G的下方和间隙部G的上方形成的第一线圈部LI和第二线圈部L2。
[0061]在本公开的示例性实施例中，第一线圈部LI可构成第一电感器，第二线圈部L2可构成第二电感器。
[0062]包括第一线圈部LI的第一电感器部和包括第二线圈部L2的第二电感器部可彼此串联连接。
[0063]可将第一线圈部LI的中心芯部和第二线圈部L2的中心芯部设置在主体11的堆叠方向上的相同的位置，但不必局限于此。
[0064]第一线圈部LI的中心芯部和第二线圈部L2的中心芯部可以指:在其上形成有导电图案12a至12h的磁性层Ilb至Ilf以及Ilh至Ilj被堆叠的情况下，其边缘由导体图案限定的内部磁性层区域的中心部位。
[0065]此外，中心芯部可以指线圈部在主体11的长度-厚度(L-T)方向上的中心轴区域。
[0066]当第一线圈部LI的厚度被定义为AT1，间隙部G的厚度被定义为GT并且第二线圈部L2的厚度被定义为AT2时，可满足GTX 3彡ATl或GTX 3彡AT2。
[0067]