电荷补偿半导体器件的制作方法
【专利摘要】本发明涉及电荷补偿半导体器件。一种半导体器件具有源极金属化部、漏极金属化部以及半导体主体。该半导体主体包括与漏极金属化部接触的第一导电性类型的漂移层、在最大掺杂浓度方面高于漂移层的第一导电性类型的缓冲（和场阻止）层以及第二导电性的多个补偿区，每个与漂移和缓冲层形成pn结并与源极金属化部进行接触。每个补偿区包括在第二部分与源极金属化部之间的第一部分。第一部分和漂移层形成具有等于零的净掺杂的第一区域。第二部分和缓冲层形成第一导电性的第二区域。当在漏极和源极金属化部之间施加器件击穿电压的超过30%的反向电压时，在第二区域中形成空间电荷区。
【专利说明】电荷补偿半导体器件
【技术领域】
[0001]本发明的实施例涉及具有电荷补偿结构的半导体器件，特别涉及具有电荷补偿结构的功率半导体晶体管。
【背景技术】
[0002]半导体晶体管、特别是诸如金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)的场效应控制开关器件已被用于各种应用，包括但不限于用作电源和功率转转器、电动汽车、空调机以及甚至立体声系统中的开关。特别是相对于能够切换大的电流和/或在较高电压下操作的功率器件，常常期望低通态电阻Ron和高击穿电压Ubd。
[0003]出于此目的，开发了电荷补偿半导体器件。补偿原理是基于MOSFET的漂移区中的η和P掺杂区的电荷的互补偿。
[0004]通常，由P型和η型区行形成的电荷补偿结构、例如P型和η型列(column)是用于布置在具有源极区、主体区和栅极区的实际MOSFET结构下面且还在关联MOS沟道下面的垂直电荷补偿M0SFET。P型和η型区被相互紧挨着布置在半导体器件的半导体体积中或者相互交错，其方式为在截止状态下，其电荷能够被相互耗尽，并且在激活或导通状态下，得到从表面附近的源极电极到可以布置在背面的漏极电极的不中断、低阻抗传导路径。
[0005]借助于P型和η型掺杂剂的补偿，能够在补偿部件的情况下显著地增加载流区的掺杂(与具有相同击穿电压但没有补偿结构的结构相比)，这导致通态电阻R0n的显著减小，尽管有载流区域的损失。此类半导体功率器件的通态电阻Ron的减小与热损失的减少相关联，使得具有电荷补偿结构的此类半导体功率器件与常规半导体功率器件相比保持“冷却”。
[0006]如果电荷补偿结构延伸至高掺杂半导体衬底，则将实现最低通态电阻Ron。然而，高度掺杂半导体衬底和常规电荷补偿区之间的直接过渡由于以下原因而增加器件故障的风险。由于输出电容的突然弯曲，快速开关可能转而产生电压的极高变化(dV/dt)，导致半导体器件的毁坏。在使主体二极管换向期间，当载流子等离子体被耗尽时可能发生非常突然的电流中断(缺少主体二极管的“柔软”)，这有可能转而导致振荡且甚至是半导体器件的毁坏。此外，在可能由宇宙辐射或外部感应负载触发的雪崩事件的情况下，电场在高度掺杂半导体衬底与电荷补偿区之间的过渡区中可能大大地增加。这可能导致产生甚至更多的载流子，其可能与在源极区、主体区以及漏极区之间形成的寄生双极晶体管的点火相组合，其也可以损坏半导体器件。
[0007]相应地，需要改善电荷补偿结构的通态电阻Ron和可靠性之间的权衡。
【发明内容】
[0008]根据具有击穿电压的半导体器件的实施例包括源极金属化部、漏极金属化部和半导体主体。该半导体主体包括与漏极金属化部进行欧姆接触的第一导电性类型的漂移层和邻接该漂移层且具有高于漂移层的最大掺杂浓度的第一导电性类型的缓冲和场阻止层。半导体主体还在垂直横截面中包括第二导电性类型的多个间隔开的补偿区，其中的每一个与漂移层及缓冲和场阻止层形成各自第一 pn结，并且与源极金属化部进行欧姆接触。每个补偿区包括第二部分和布置在第二部分与源极金属化部之间的第一部分。第一部分和漂移层形成具有基本上等于零的净掺杂的基本上带状第一区域。第二部分及至少缓冲和场阻止层形成具有第一导电性类型的净掺杂的基本上带状第二区域。当在漏极金属化部和源极金属化部之间施加在击穿电压的约30%与至少70%之间的反向电压时，在第二区域中形成空间电荷区。
[0009]根据具有击穿电压的半导体器件的实施例，半导体器件包括源极金属化部、漏极金属化部和半导体主体。半导体主体包括与漏极金属化部进行欧姆接触的第一导电性类型的漂移层和布置在漏极金属化部与漂移层之间、与漂移层进行欧姆接触且具有高于漂移层的最大掺杂浓度的第一导电性类型的场阻止层。半导体主体还在垂直横截面中包括第二导电性类型的至少两个间隔开的补偿区，其中的每一个与漂移层形成各自第一 pn结，并且与源极金属化部进行欧姆接触，并且在垂直横截面中，包括第二导电性类型的至少两个浮置补偿区，其中的每一个与场阻止层形成闭合pn结，并被布置在当在漏极金属化部与源极金属化部之间施加击穿电压时不被耗尽的场阻止层的一部分中。
[0010]根据具有击穿电压的半导体器件的实施例，半导体器件包括源极金属化部、漏极金属化部和半导体主体。半导体主体包括主表面、与漏极金属化部进行欧姆接触的第一导电性类型的漂移层、邻接该漂移层且具有高于漂移层的最大掺杂浓度的第一导电性类型的缓冲和场阻止层以及多个单位晶胞。在基本上垂直于主表面的垂直横截面中，所述多个单位晶胞包括第二导电性类型的多个间隔开的补偿区，其中的每一个与漂移层及缓冲和场阻止层形成各自第一 pn结且与源极金属化部进行欧姆接触。提供了具有基本上等于零的净掺杂的单位晶胞的上部和具有第一导电性类型的净掺杂的单位晶胞的邻接下部。当在漏极金属化部和源极金属化部之间施加在击穿电压的约30%与至少70%之间的反向电压时，在下部中形成空间电荷区。在雪崩模式下，电场到缓冲和场阻止层中的穿透深度随电流增加。
[0011]本领域的技术人员在阅读以下详细描述时和观看附图时将认识到附加特征和优点。
【专利附图】
【附图说明】
[0012]图中的部件不一定按比例绘制，而是着重于举例说明本发明的原理。此外，在图中，相同的附图标记指示相应的部分。在所述附图中:
图1图示出通过根据实施例的半导体器件的半导体主体的垂直横截面；
图2图示出通过根据实施例的图1中所示的半导体器件的横截面的剖面；
图3图示出通过根据实施例的半导体器件的半导体主体的垂直横截面；以及 图4图示出通过根据实施例的半导体器件的半导体主体的垂直横截面。
【具体实施方式】
[0013]在以下【具体实施方式】中，对构成关于其一部分的附图进行参考，并且在附图中以图示的方式图示出在其中可以实施本发明的特定实施例。在这方面，将参考所述(一个或多个)图的取向来使用方向术语，诸如“上”、“下”、“前”、“后”、“前缘”、“后缘”等。由于可以以许多不同的取向对实施例的部件进行定位，所以方向术语被用于图示的目的，并且绝不是限制性的。应理解的是在不脱离本发明的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，不应以限制性意义来理解以下详细描述，并且由所附权利要求来定义本发明的范围。
[0014]现在将详细地对各种实施例进行参考,在图中图示出其一个或多个示例。每个示例是以说明的方式提供的，并且并不意图作为本发明的限制。例如，可以在其他实施例上或与其他实施例相结合地使用作为一个实施例的一部分图示出或描述的特征以提供另一实施例。意图在于本发明包括此类修改和变更。使用特定语言描述了示例，不应将其理解为限制所附权利要求的范围。附图并未按比例绘制且仅仅是出于说明性目的。为了明了起见，如果没有另外说明，则在不同的图中用相同的参考标号来指定相同的元件或制造步骤。
[0015]在本说明书中使用的术语“水平”意图描述基本上平行于半导体衬底或主体的第一或主表面的取向。这可以例如是晶片或管芯的表面。
[0016]在本说明书中使用的术语“垂直”意图描述基本上垂直于半导体衬底或主体的第一表面、即平行于第一表面的法线方向布置的取向。
[0017]在本说明书中，半导体主体的半导体衬底的第二表面被认为是由下或背面表面形成的，而第一表面被认为是由半导体衬底的上、前或主表面形成的。在本说明书中使用的术语“以上”和“以下”因此在考虑到此取向的情况下描述了结构特征相对于另一结构特征的位置。
[0018]在本说明书中，将η掺杂的称为第一导电性类型，而将P掺杂的称为第二导电性类型。替换地，能够形成具有相反掺杂关系的半导体器件，使得第一导电性类型能够是P掺杂的且第二导电性类型能够是η掺杂的。此外，一些图通过紧挨着掺杂类型指示或“ + ”来图示出相对掺杂浓度。例如，“η_”意指小于“η”掺杂区的掺杂浓度的掺杂浓度，而“η+”掺杂区具有大于“η”掺杂区的掺杂浓度。然而，指示相对掺杂浓度并不意味着相同相对掺杂浓度的掺杂区必须具有相同的绝对掺杂浓度，除非另外说明。例如，两个不同的η’掺杂区能够具有不同的绝对掺杂浓度。这同样适用于例如η+掺杂和P+掺杂区。
[0019]在本说明书中描述的特定实施例在不受此限制的情况下有关于半导体器件、特别是场效应半导体晶体管。在本说明书内，以同义词方式使用术语“半导体器件”和“半导体部件”。半导体器件通常是具有形成第一导电性类型的漂移区与第二导电性类型的主体区之间的主体二极管的pn结的M0SFET，例如具有布置在第一表面上的源极金属化部和绝缘栅电极和被连接到漏极区并布置在与第一表面相对的第二表面的漏极金属化部的垂直MOSFET。
[0020]在本说明书的上下文中，应将术语“M0S”(金属氧化物半导体)理解为包括更一般的术语“MIS”(金属绝缘体半导体)。例如，应将术语MOSFET (金属氧化物半导体场效应晶体管)理解成包括具有不是氧化物的栅极绝缘体的FET，即分别在IGFET (绝缘栅场效应晶体管)和MISFET (金属绝缘体半导体场效应晶体管)的更一般术语意义上使用术语M0SFET。
[0021]在本说明书的上下文中，术语“栅极电极”意图描述被紧挨着主体区定位并与主体区绝缘且被配置成通过主体区来形成和/或控制沟道区的电极。
[0022]在本说明书中使用的术语“换向”意图描述半导体器件的电流从其中pn负载结、例如MOSFET的主体区与漂移区之间的pn结被正向偏置的正向方向或传导方向到pn负载结被反向偏置的相对方向或反向方向的切换。使半导体器件用反向偏置pn负载结操作在下文中也称为使半导体器件在阻塞模式下操作。同样地，使半导体器件用正向偏置Pn负载结操作在下文中也称为使半导体器件在正向模式下操作。如在本说明书中使用的术语“硬换向”意图描述以至少约101° V/s的速度、更典型地以至少约2*1(T V/s的速度进行换向。
[0023]在本文说明书中所使用的术语“物理击穿电压”和“击穿电压”意图描述跨半导体器件的半导体主体施加、使得半导体主体的pn结和半导体主体的二极管结构、例如MOSFET的主体二极管分别地被反向偏置且变成传导的。在本说明书中使用的半导体器件的术语“额定击穿电压”一般地指的是其物理击穿电压减去安全裕度。例如，具有600V的额定击穿电压的MOSFET可以具有高达约650 V的物理击穿电压。
[0024]通常，半导体器件是具有活性区域的功率半导体器件，该活性区域具有用于载送和/或控制负载电流的多个MOSFET晶胞。此外，功率半导体器件通常具有外围区域，其具有在从上方看时至少部分地围绕活性区域的至少一个边缘终止结构。
[0025]如在本说明书中使用的术语“功率半导体器件”意图描述具有高电压和/或高电流切换能力的单个芯片上的半导体器件。换言之，功率半导体器件意图用于高电流，通常在安培范围内。在本说明书内，以同义词方式使用术语“功率半导体器件”和“功率半导体部件”。功率半导体器件的额定击穿电压可以大于约500V或者甚至大于约600V。
[0026]在本说明书的上下文中，术语“进行欧姆接触”、“进行电阻性电接触”和“进行电阻性电连接”意图描述至少当并未向和/或跨半导体器件施加电压时在半导体器件的各元件或部分之间存在电阻性电流路径。同样地，术语“进行低电阻电接触”和“进行低电阻电连接”意图描述至少当并未向和/或跨半导体器件施加电压时在半导体器件的各元件或部分之间存在低电阻电流路径。在本说明书内，以同义词方式使用术语“进行低电阻电接触”、“电耦合”和“进行低电阻电连接”。在一些实施例中，当向和/或跨半导体器件施加低电压、例如小于一或几伏的吸极电压时很低的半导体器件的各元件或部分之间的低电阻电流路径的电阻率在阈值电压以上变成高的，例如由于耗尽形成电流路径的至少一部分的半导体区域。
[0027]在本说明书的上下文中，术语“栅极电极”意图描述被紧挨着主体区定位并通过电介质区与主体区绝缘且被配置成通过主体区来形成和/或控制沟道区的电极。电介质区可以由任何适当的电介质材料制成，诸如硅氧化物，例如热硅氧化物、硅氮化物、硅氧氮化物
坐寸ο
[0028]在本说明书的上下文中，术语“电极”和“金属化部”意图描述传导区，其由具有足够高的电导率的材料制成，使得该传导区在器件操作期间形成等电位区。例如，该传导区可以由具有金属或近金属电导率的材料制成，诸如金属，例如钨、高度掺杂聚硅、硅化物等。
[0029]在本说明书的上下文中，术语“台面”或“台面区”意图描述在垂直横截面中延伸至半导体衬底或主体中的两个相邻沟槽之间的半导体区。
[0030]下面，主要参考硅(Si)半导体器件来解释关于半导体器件和用于形成半导体器件的制造方法的实施例。相应地，单晶半导体区或层通常是单晶Si区或Si层。然而，应理解的是半导体主体可以由适合于制造半导体器件的任何半导体材料制成。此类材料的示例在不受限制与此的情况下包括:基本半导体材料，仅举几个例子，诸如硅(Si)或锗(Ge)、IV族化合物半导体材料,诸如碳化娃(SiC)或娃锗(SiGe)、二元、三元或四元II1-V半导体材料，诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铝铟(AlLnN)、氮化铟镓(InGaN)、AlGaLnN (氮化铝镓铟)或磷化铟镓(InGaAsP),以及二元或三元I1-VI半导体材料，诸如碲化镉(CdTe)和碲化汞镉(HgCdTe)。上述半导体材料也称为同质结半导体材料。当将两个不同半导体材料组合时，形成异质结半导体材料。异质结半导体材料的示例在不受限制与此的情况下包括氮化铝镓(416&幻-氮化铝镓铟(416&1_)、氮化铟镓(11^&幻-氮化铝镓铟(416&11^)、氮化铟镓(InGaN)-氮化镓(GaN)、氮化铝镓(AlGaN)-氮化镓(GaN)、氮化铟镓(InGaN)-氮化铝镓(AlGaN)、娃-碳化娃(SixCh)和娃一SiGe异质结半导体材料。对于功率半导体应用而言，当前主要使用S1、SiC、GaAs和GaN材料。如果半导体主体包括诸如SiC或GaN的具有高临界雪崩场强的高带隙材料，则能够选择较高的各半导体区的掺杂，其减小在下文中也称为导通电阻Ron的通态电阻Ron。
[0031]参考图1，解释半导体器件100的第一实施例。图1图示出通过半导体器件100的半导体主体40的垂直横截面。半导体主体40在具有定义垂直方向en的法线方向的第一表面101与相对于第一表面101布置的第二表面102之间延伸。在下文中，也将垂直横截面分别地称为第一横截面和横截面。通常在第一表面101上布置通常形成源极金属化部的第一金属化部(图1中未示出)。在本示例性实施例中，在第二表面102上布置通常形成漏极金属化部的第二金属化部11。此外，通常还在第一表面101上布置通常形成栅极金属化部的第三金属化部(图1中也未示出)并与第一金属化部和半导体主体40绝缘。相应地，半导体器件100可以作为三端子器件进行操作。
[0032]半导体主体40通常包括块体单晶材料4和在其上面形成的至少一个外延层lc、IbUa0使用(一个或多个)外延层I在修整材料的本底掺杂时提供更多的自由，因为能够在一个或多个外延层的沉积期间调整掺杂浓度。
[0033]在图1中所示的示例性实施例中，半导体主体40包括延伸到第二表面102且邻接漏极金属化部11的也可以称为漏极接触层的漏极层Id、延伸到第一表面101的η型漂移层Ia及η型缓冲和场阻止层lb、lc，其被布置在漏极层ld、4与漂移层Ia之间且与之进行欧姆接触。缓冲和场阻止层lb、lc的最大掺杂浓度通常高于漂移层Ia的最大掺杂浓度且低于漏极层4的最大掺杂浓度。
[0034]通常，缓冲和场阻止层lb、lc包括缓冲部分Ib和与缓冲部分Ib相比具有较高平均掺杂浓度和/或较高最大掺杂浓度的场阻止部分lc。缓冲部分Ib可以具有与漂移层Ia相比基本上相同或较高的平均掺杂浓度和/或最大掺杂浓度。缓冲部分Ib被布置在场阻止部分Ic与漂移层Ia之间。场阻止部分Ic被布置在缓冲部分Ib与漏极层4之间。根据半导体器件100的期望鲁棒性，缓冲部分Ib可以具有在从约2 Mm至约10 Mm范围内的垂直延伸。场阻 止部分Ic可以具有在从约2 Mm至约10 Mm范围内的垂直延伸,例如约8 Mm的垂直延伸。*)。
[0035]根据实施例，半导体主体40在垂直横截面中包括两个或更多间隔开的P型补偿区6，通常为多个补偿区6，其中的每一个与漂移层Ia及缓冲和场阻止层lb、lc形成相应第一pn结，并经由相应P型主体区5与源极金属化部进行欧姆接触。P型主体区5的最大掺杂浓度通常高于P型补偿区6的最大掺杂浓度。
[0036]在本示例性实施例中，将P型补偿区6形成为垂直取向柱。替换地，将P型补偿区6形成为基本上垂直取向的条形平行六面体。
[0037]在图2中示出的是补偿区6与源极金属化部进行低电阻电连接，其图示出包括通常在第一表面101上形成的结构的图1中所示的半导体器件100的放大剖面。图2的所图示剖面通常对应于在垂直横截面中分别地具有水平宽度w的多个单位晶胞110’以及半导体器件100的上部中的一个。
[0038]在本示例性实施例中，在主体区5中形成P’型主体接触区5c和η’型源极区15。此外，P+型接触区6c在主体接触区5c与补偿区6之间延伸。为了明了起见，在图1和随后的图中并未示出主体接触区5c、源极区15和接触区6c。
[0039]在第一表面101上布置有电介质区13。在第一表面101与栅极电极12之间布置有电介质区13的部分13a，其在水平方向上从漂移区沿着主体区5至少延伸到源极区15，使得可以沿着形成栅极电介质区的部分13a由主体区5中的场效应形成在本文中也称为MOS沟道的反相沟道。相应地，半导体器件100可以作为MOSFET进行操作。
[0040]电介质区13的剩余部分分别地在源极金属化部10和栅极电极12和第一表面101之间形成层间电介质。
[0041]在本示例性实施例中，源极金属化部10经由通过层间电介质13形成到半导体主体40中的浅沟槽接点而对源极区15和主体接触区5c (以及因此的P型补偿区6)进行电接触。在其他实施例中，源极金属化部10在第一表面101处对源极区15和主体接触区5c进行电接触。
[0042]根据实施例，P型补偿区6及漂移区的第一部分Ia的掺杂浓度被选择成使得在截止状态下其电荷能够被相互耗尽，并且在导通状态下，从源极金属化部10到漏极金属化部11形成不中断、低电阻传导路径。
[0043]根据另一实施例，可以在从第一表面101延伸到半导体主体40中的沟槽中形成栅极电极12和栅极电介质13a。在本实施例中，主体区5和源极区15邻接沟槽的上部，而漂移区Ia邻接沟槽的下部。在本实施例中，漂移区Ia在活性区域中可以不延伸到第一表面101。
[0044]再次参考图1，解释其他实施例。每个补偿区6包括第一部分6a和第二部分6b。第一部分6a分别地布置在相应第二部分6b和源极金属化部10和相应主体区5之间。第一部分6a和漂移层Ia的至少一部分形成具有基本上等于零的净掺杂的基本上带状第一区域1，即基本上已补偿带状第一区域I。
[0045]此外，第二部分6b和至少缓冲和场阻止层lb、lc形成具有η型净掺杂的基本上带状第二区域32。换言之，带状第二区域32仅仅被部分地补偿。在本示例性实施例中，第二区域32由第二部分6b、缓冲和场阻止层lb、lc及漂移层Ia的邻接部分形成。
[0046]在本示例性实施例中，半导体器件100是具有在垂直横截面中为基本上矩形的第一区域I和第二区域32的垂直半导体器件。在其他实施例中，源极金属化部10和漏极金属化部11两者都布置在主表面101上。在这些实施例中，带状第一区域I和第二区域32通常是弯曲的。
[0047]半导体器件100通常包括多个逐对邻接单位晶胞110、110’，其定义略微是任意的。然而，单位晶胞110、110’的水平宽度W由补偿区6的节距W确定。独立于精确的定义且对于垂直半导体器件而言，通过对具有水平宽度w (且在线k和I之间和/或在线j和k之间)的单位晶胞Iio的矩形第二区域32的P型掺杂剂的浓度求积分而获得的积分通常低于通过对第二区域32的η型掺杂剂的浓度求积分而获得的积分，而通过对具有水平宽度w(且在线I和j之间)的单位晶胞110的矩形第一区域I的P型掺杂的浓度求积分而获得的积分与通过对单位晶胞110的矩形第一区域I的η型掺杂剂的浓度求积分而获得的积分基本上匹配。
[0048]部分补偿带状第二区域32的η型掺杂剂的过量通常在从约IO15 cm_3至约IO16CnT3范围内。
[0049]通常，与布置在第二部分3与由漂移层Ia和补偿区6形成的邻接完全或至少基本上补偿部分I之间的带状第二区域32的第一部分2相比，η型掺杂剂的过量在部分补偿带状第二区域32的第二部分3中较大。
[0050]通常，第一部分2的有效η掺杂或净η掺杂、即η型和ρ型区lb、6b的整体掺杂在从约IO15 cm 3至约6*1015 cm 3范围内。
[0051]在阻塞模式下，其中，在漏极金属化部11与源极金属化部10之间施加大于零的反向漏极源极电压Vds = Vd - Vs，并且其中跨主体区5未形成沟道区，在半导体主体40中形成空间电荷区。
[0052]根据实施例，半导体器件100的半导体区的几何结构和掺杂关系被选择成使得在高于半导体器件100的击穿电压的约30%的反向漏极源极电压VDS下，补偿区6基本上被耗尽，同时缓冲和场阻止层lb、Ic仅被部分地耗尽。这在图1中用曲线c来指示，其示出了对应空间电荷区的边界。为了比较，在图1中另外示出了对应于在其击穿电压的约30%下具有相同η型掺杂但不具有部分补偿区域32的类似器件的空间电荷区的线。
[0053]当进一步增加反向漏极源极电压时，部分补偿区域32被进一步耗尽。相应地，空间电荷区进一步延伸到部分补偿区域32的η型子区域lb、lc中。如在本说明书中所使用的短语“在第二区域中进一步形成空间电荷区”意图描述第二导电性类型的第二区域的一个或多个子区域已被基本上耗尽，而第一导电性类型的第二区域的一个或多个子区域随着增加的电压降而进一步被耗尽。同样地，如在本说明书中使用的短语“在第二部分中进一步形成空间电荷区”意图描述第二导电性类型的第二部分的一个或多个子部分已被基本上耗尽而第一导电性类型的第二部分的一个或多个子部分随着增加的电压降而被进一步耗尽。
[0054]图1中的曲线d对应于反向漏极源极电压下的空间电荷区的边界，其与半导体器件100的击穿电压匹配。在没有部分补偿区域32的情况下，击穿电压下的空间电荷区的边界将在图1中的约线k的深度中。
[0055]在本示例性实施例中，随着增加的反向漏极源极电压，漂移层及缓冲和场阻止层IbUc首先在击穿电压的约30%以下的反向漏极源极电压下被基本上水平地耗尽，并且然后在击穿电压约30%以上的反向漏极源极电压下被基本上垂直地耗尽。
[0056]由于空间电荷区(耗尽层)在垂直方向上随着增加的反向漏极源极电压平滑地扩展，类似于具有纯η掺杂缓冲层的半导体器件，所以保持了纯η掺杂缓冲层的有利电效应。例如，可以在对半导体器件100进行换向期间随着电压而平滑地去除缓冲和场阻止层lb、Ic区域中的存储空穴。这导致良好的切换柔软性。
[0057]由于补偿区6，其延伸通过缓冲层lb，与常规补偿器件相比减小了半导体器件100的通态电阻Ron，而输出电容仅仅略微增加。结果，可以实现通态电阻Ron与切换损耗之间的更好权衡。
[0058]此外，在雪崩模式下，例如在由宇宙射线发起的高电流模式或动态雪崩期间，电场能够进一步穿透至场阻止层Ic中，采用这样的方式使得电场到场阻止层Ic的穿透深度借助于正积聚在场阻止层Ic中的电压储量而随着电流增加。这类似于在补偿结构6下面具有场阻止层的补偿器件，并且避免了高电流强度下的所谓的急速返回效应，其可能导致漏电压的崩溃且甚至是器件损坏。
[0059]补偿区6可以延伸至接近于或者甚至至少到形成于场阻止层Ic与漏极层4之间的界面。可以在浮置补偿区6下面设置场阻止层Ic的基本上η型(未补偿)薄层，例如具有2 Mffl或以下的垂直厚度的η型层。由于至少接近于漏极层4的部分补偿区域32，与在完全补偿的补偿结构下面具有未补偿场阻止层的常规补偿器件相比，通态电阻Ron可以较低，同时还避免了急速返回效应。
[0060]通常，当在漏极金属化部11与源极金属化部10之间施加击穿电压时，击穿电压的至多30%跨场阻止部分Ic下降。
[0061]图3图示出通过半导体器件100’的半导体主体40的垂直横截面。半导体器件100’类似于上文相对于图1、2解释的半导体器件100。然而，半导体器件100’的P型补偿区6被形成为基本上垂直取向的条形平行六面体。相应地，半导体器件100’具有交替的ρ型列6和η列la、lb、Ic的补偿结构，其中的每一个具有基本上矩形的横截面。在垂直横截面中，分别地，P型补偿区6 (ρ型列6)的节距w和单位晶胞110’的宽度w分别地由ρ型列6 (补偿区6)的水平延伸Wp与相邻ρ型列6之间的水平距离Wn和η型列la、lb、Ic的水平宽度wn的和确定。
[0062]根据实施例，掺杂关系被选择成使得空间电荷区中的电场(在下文中也称为横向电场)的水平分量为半导体材料的击穿电场Ebd的约I/ V 2。
[0063]将图3中的水平方向和垂直方向分别地表示为X方向和z方向，能够实现用于部分补偿区域32的η型列la、lb、Ic的通常期望掺杂浓度Nd32(Z)的以下估计。净ρ掺杂由最大可允许横向电场(Ex)确定。部分补偿区域32中的净η掺杂被设计成使得η型列的垂直可耗尽表面电荷与类似半导体器件的垂直可耗尽表面电荷(但是在P型列下面具有掺杂Nd(Z)的纯η型缓冲层)加部分补偿区域32的水平可耗尽电荷匹配。这导致Nd32(Z)=ND(z)*w/wn+NAp的部分补偿区域32中的η型列la、lb、lc的掺杂浓度，其中，Nap是由Nap= V 2*Ebd* ε 0* ε r / (wp*q)给出的ρ型列6的ρ掺杂，其中，ε ^ ε ^和q分别地指示半导体材料的真空介电常数、相对介电常数和基本电荷。
[0064]用此类掺杂关系，可以在不降低柔软性的情况下且在不增加高电流模式下的器件故障的风险的情况下与常规补偿半导体器件相比将通态电阻Ron减小10%或以上。
[0065]图4图示出通过半导体器件200的半导体主体40的垂直横截面。半导体器件200类似于上文相对于图1、2解释的半导体器件100。补偿区6的ρ型第二部分6b也与缓冲层Ib且可能与漂移层Ia和场阻止层Ic的邻接部分一起形成部分补偿区域32。然而，半导体器件100的ρ型补偿区6仅仅垂直地延伸到缓冲和场阻止层lb、lc的一部分中，其在施加对应于击穿电压的反向漏极源极电压时被耗尽。在图4中用曲线c来指示对应空间电荷区的边界。
[0066]根据实施例，ρ型浮置补偿区6f被布置在场阻止层Ic的一部分中，其当在漏极金属化部11与源极金属化部10之间施加击穿电压时未被耗尽。在垂直横截面中，每个P型浮置补偿区6f与场阻止层Ic形成闭合pn结。
[0067]在本示例性实施例中，浮置补偿区6f具有与补偿区6相同的节距且相对于补偿区6垂直地居于中心。在其他实施例中，浮置补偿区6f具有不同的节距。
[0068]浮置补偿区6f的净ρ掺杂通常低于场阻止层Ic的净η掺杂。相应地，场阻止层Ic和浮置补偿区6f通常形成在用于达到击穿电压的反向电压的静态条件下未被耗尽的另一部分补偿区域32b，但是其在动态雪崩模式或另一高电流模式下可以被耗尽。也分别地称为第一和第二部分补偿区域32、32b的部分补偿区域32和另一部分补偿区域32b通过场阻止层Ic的基本上η型(未补偿)的薄区域33被相互隔离。基本上η型薄层33通常具有小于约3 Mm、更典型地小于约2 Mm、例如约I Mm的垂直延伸。
[0069]浮置补偿区6f可以延伸到至少接近于在漏极层Id与场阻止层Ic之间形成的界面。在其他实施例中，场阻止层Ic的基本上η型(未补偿)薄层被布置在浮置补偿区6f下面。基本上η型薄层通常具有小于约3 Mm、更典型地小于约2 Mffl的垂直延伸部分。
[0070]缓冲层Ib可以具有最大掺杂浓度，其基本上等于或高于漂移层Ia的最大掺杂浓度，但是低于场阻止层Ic的最大掺杂浓度。
[0071]由于浮置补偿区6f未被连接到源极金属化部10，所以它们并未对输出电容有所贡献。在动态情况下，浮置补偿区6f可以被完全耗尽，同时场阻止层Ic仅仅被部分耗尽。在耗尽期间，自由载流子分别被场驱动流到源极电极和漏极电极11。如果晶体管再次被切换，则浮置补偿区6f可能不会再次立即充满空穴。因此，对应的空间电荷区可以暂时地留在场阻止层Ic的相邻区域中。这可以导致导通电阻Ron的小的暂时增加。通常，导通电阻Ron的暂时增加不大于“等效”纯η掺杂层的对应电阻。此外，热生成载流子将在后续操作循环中重新填充已耗尽浮置补偿区6f，使得导通电阻Ron再次减小。
[0072]上文相对于图1至4所解释的半导体器件100、100’ ,200通常是具有多个单位晶胞110、110’的功率半导体器件，例如垂直功率半导体器件。虽然附图参考η沟道MOSFET，但可以提供具有半导体区域的相反掺杂类型的P沟道M0SFET。
[0073]根据实施例，功率半导体器件100、100’ ,200包括击穿电压、源极金属化部10、漏极金属化部11和半导体主体40。半导体主体40包括主表面101、与漏极金属化部11进行欧姆接触的第一导电性类型的漂移层la、邻接漂移层Ia且具有高于漂移层Ia的最大掺杂浓度的第一导电性类型的缓冲和场阻止层lb、lc以及多个单位晶胞110、110’。多个单位晶胞110、110’在基本上垂直于主表面101的垂直横截面中包括第二导电性类型的多个间隔开的补偿区6，其中的每一个与漂移层Ia及缓冲和场阻止层lb、Ic形成相应第一 pn结，并且与源极金属化部10进行欧姆接触。单位晶胞110、110’的上部I具有基本上等于零的净掺杂，并且单位晶胞110、110’的邻接下部32具有第一导电性类型的净掺杂。当在漏极金属化部11与源极金属化部10之间施加击穿电压的在约30%与70%之间、通常100%的反向电压时，分别地，可以在下部32的第一导电性类型的子区域lb、lc中进一步形成空间电荷区且其进一步延伸到下部32的第一导电性类型的子区域lb、lc中。
[0074]在雪崩模式下，电场到缓冲和场阻止层lb、lc中的穿透深度通常随电流而增加。
[0075]缓冲和场阻止层lb、lc通常包括缓冲部分Ib (缓冲层)和具有高于缓冲部分Ib的平均掺杂浓度的场阻止部分Ic (场阻止层)。缓冲部分Ib被布置在场阻止部分Ic与漂移层Ia之间。
[0076]缓冲部分Ib可以具有在从约2 Mm至约10 Mm范围内的垂直延伸。
[0077]通常，当在漏极金属化部11与源极金属化部10之间施加对应于击穿电压的反向漏极源极电压时，击穿电压的至多约30%跨场阻止部分Ic下降。
[0078]补偿区6通常基本上跨缓冲部分Ib延伸。补偿区6可以延伸到至少接近于漏极层4，如图1至3中所示。
[0079]替换地，在每个补偿区6下面，可以布置第二导电性类型的浮置补偿区6f，其被完全嵌入场阻止部分Ic中，如图4中所示。浮置补偿区6f的净ρ掺杂通常低于场阻止部分Ic的净η掺杂。
[0080]虽然已公开了本发明的各种示例性实施例，但对于本领域的技术人员而言将显而易见的是在不脱离本发明的精神和范围的情况下，可以进行各种变更和修改，其将实现本发明的某些优点。对于本领域的技术人员而言将显而易见的是可以适当地取代执行相同功能的其他部件。应提到的是可以将参考特定图所解释的特征与其他图的特征组合，即使在其中未明确提到这一点的那些情况下。对本发明概念的此类修改意图被所附权利要求覆
至JHL ο
[0081]诸如“下面”、“之下”、“下”、“之上”、“上”等空间相对术语是为了便于说明而使用的，以解释一个元件相对于又一元件的定位。除与图中所描绘的那些不同的取向之外，这些术语意图涵盖器件的不同取向。此外，还使用诸如“第一”、“第二”等的术语来描述各种元件、区域、部分等，并且也不意图是限制性的。相同的术语遍及整个描述指示相同的元件。
[0082]如本文所使用的术语“具有”、“包含”、“包括”、“含有”等是开放性术语，其指示所述元件或特征的存在，但是不排除附加元件或特征。本文所使用的冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文另外清楚地指明。
[0083]鉴于以上变化和应用范围，应理解的是本发明不受前述说明的限制，也不受附图的限制。事实上，本发明仅仅由以下权利要求及其法律等价物来定义和限制。
【权利要求】
1.一种具有击穿电压的半导体器件，包括: -源极金属化部； -漏极金属化部；以及 - 半导体主体，包括: -第一导电性类型的漂移层，其与漏极金属化部进行欧姆接触； -第一导电性类型的缓冲和场阻止层，其邻接漂移层且包括高于漂移层的最大掺杂浓度；以及 -在垂直横截面中，第二导电性类型的多个间隔开的补偿区，其中的每一个与漂移层及缓冲和场阻止层形成相应第一 Pn结，并且与源极金属化部进行欧姆接触，每个补偿区包括第二部分和布置在第二部分与源极金属化部之间的第一部分，该第一部分和漂移层形成具有基本上等于零的净掺杂的基本上带状第一区域，第二部分及至少缓冲和场阻止层形成具有第一导电性类型的净掺杂的基本上带状第二区域， -其中，当在漏极金属化部和源极金属化部之间施加在击穿电压的约30%与至少70%之间的反向电压时，在第二区域中形成空间电荷区。
2.权利要求1的半导体器件，其中，所述缓冲和场阻止层包括缓冲部分和包括高于该缓冲部分的平均掺杂浓度的场阻止部分，该缓冲部分被布置在场阻止部分与漂移层之间。
3.权利要求2的半导体器件，其中，所述半导体主体包括主表面，其中，所述垂直横截面基本上垂直于所述主表面，并且其中，所述缓冲部分在基本上垂直于主表面的方向上具有在从约2 Mm至约10 Mm范围内的延伸。
4.权利要求2的半导体器件，其中，当在漏极金属化部与源极金属化部之间施加击穿电压时，击穿电压的至多约30%跨场阻止部分下降。
5.权利要求2的半导体器件，其中，当在漏极金属化部与源极金属化部之间施加击穿电压时，所述场阻止部分仅仅被部分地耗尽。
6.权利要求2的半导体器件，其中，所述补偿区基本上跨缓冲部分延伸，在垂直横截面中还包括第二导电性类型的多个间隔开的浮置补偿区，其被完全嵌入场阻止部分中，并包括低于场阻止部分的净掺杂。
7.权利要求1的半导体器件，还包括第一导电性类型的漏极层，其被布置在漏极金属化部与缓冲和场阻止层之间并包括高于缓冲和场阻止层的最大掺杂浓度。
8.权利要求7的半导体器件，其中，所述漏极层和所述缓冲和场阻止层形成界面，并且其中，所述补偿区接近于该界面延伸。
9.权利要求1的半导体器件，其中，当在所述漏极金属化部与源极金属化部之间施加在击穿电压的约30%以下的反向电压时，在第一区域中形成所述空间电荷区。
10.权利要求1的半导体器件，其中，当在所述漏极金属化部与源极金属化部之间施加在击穿电压的约30%的反向电压时，补偿区被基本上耗尽。
11.权利要求1的半导体器件，其中，邻接第一区域的第二区域的一部分的净掺杂在从约IO15 cm 3至约6*1015cm 3范围内。
12.权利要求1的半导体器件，其中，在雪崩模式或另一高电流模式下，电场到缓冲和场阻止层中的穿透深度随电流而增加。
13.权利要求1的半导体器件，其中，第一区域和第二区域中的至少一个是基本上矩形的。
14.一种具有击穿电压的半导体器件，包括: -源极金属化部； -漏极金属化部；以及 -半导体主体，包括: -第一导电性类型的漂移层，其与漏极金属化部进行欧姆接触； -第一导电性类型的场阻止层，其布置在漏极金属化部与漂移层(Ia)之间，与漂移层进行欧姆接触并包括高于漂移层的最大掺杂浓度； -在垂直横截面中，第二导电性类型的至少两个间隔开的补偿区，其中的每一个与漂移层形成相应第一 Pn结并与源极金属化部进行欧姆接触；以及 -在垂直横截面中，第二导电性类型的至少两个浮置补偿区，其中的每一个与场阻止层形成闭合pn结并被布置在场阻止层的一部分中，当在漏极金属化部与源极金属化部之间施加击穿电压时其未被耗尽。
15.权利要求14的半导体器件，其中，在场阻止层中布置了多个浮置补偿区，并且其中，所述多个浮置补偿区的净P掺杂低于场阻止层的净η掺杂。
16.权利要求14的半导体器件，还包括布置在漂移层与场阻止层之间且包括高于漂移层的最大掺杂浓度且低于场阻止层的最大掺杂浓度的最大掺杂的第一导电性类型的缓冲层，其中，补偿区延伸到缓冲层中。
17.权利要求14的半导体器件，其中，所述半导体器件在垂直横截面中包括多个邻接单位晶胞，并且其中，在每个单位晶胞中，通过对基本上矩形第一区域的η型掺杂剂的浓度求积分而获得的积分与通过对第一区域的P型掺杂剂的浓度求积分而获得的积分基本上匹配，第一区域被紧挨着源极金属化部布置，并且第一矩形区域的水平延伸与单位晶胞的水平延伸基本上匹配。
18.权利要求17的半导体器件，其中，在每个单位晶胞中，通过对单位晶胞基本上矩形第二区域的P型掺杂剂的浓度求积分而获得的积不同于通过对第二区域的η型掺杂剂的浓度求积分而获得的积分，第一区域被布置在源极金属化部与第二区域之间，第二矩形区域的水平延伸与单位晶胞的水平延伸基本上匹配。
19.权利要求18的半导体器件，还包括第一导电性类型的漏极层，其被布置在漏极金属化部和场阻止层之间并包括高于场阻止层的最大掺杂浓度。
20.权利要求19的半导体器件，其中，所述漏极层和所述场阻止层形成界面，并且其中，所述浮置补偿区接近于该界面延伸。
21.一种具有击穿电压的功率半导体器件，包括: -源极金属化部； -漏极金属化部；以及 -半导体主体，包括: -主表面； -第一导电性类型的漂移层，其与漏极金属化部进行欧姆接触； -第一导电性类型的缓冲和场阻止层，其邻接漂移层且包括高于漂移层的最大掺杂浓度；以及-多个单位晶胞，在基本上垂直于主表面的垂直横截面中包括第二导电性类型的多个间隔开的补偿区，其中的每一个与漂移层及缓冲和场阻止层形成相应第一 pn结，并且与源极金属化部进行欧姆接触；以及 -其中，单位晶胞的上部具有基本上等于零的净掺杂，并且单位晶胞的邻接下部具有第一导电性类型的净掺杂，当在漏极金属化部与源极金属化部之间施加在击穿电压的约30%与至少70%之间的反向电压时，在下部中形成空间电荷区，在雪崩模式下，电场到缓冲和场阻止层的穿透深度随电流而增加。
22.权利要求21的半导体器件，其中，所述缓冲和场阻止层包括缓冲部分和包括高于该缓冲部分的平均掺杂浓度的场阻止部分，该缓冲部分被布置在场阻止部分与漂移层之间。
23.权利要求22的半导体器件，其中，所述缓冲部分具有在从约2Mm至约10 范围内的垂直延伸。
24.权利要求22的半导体器件，其中，当在漏极金属化部与源极金属化部之间施加击穿电压时，击穿电压的至多约30%跨场阻止部分下降。
25.权利要求22的半导体器件，其中，所述补偿区基本上跨缓冲部分延伸，其中，在每个补偿区下面布置了第二导电性类型的浮置补偿区，其被完全嵌入场阻止部分中，并且其中，浮置补偿区的 净掺杂低于场阻止部分的净掺杂。
【文档编号】H01L29/06GK103915485SQ201310747469
【公开日】2014年7月9日 申请日期:2013年12月31日 优先权日:2012年12月31日
【发明者】S.加梅里特, F.希尔勒, H.韦伯 申请人:英飞凌科技奥地利有限公司