一种ldmos器件及其制备方法
【专利摘要】本发明涉及一种LDMOS器件及其制备方法，包括源极、栅极、漏极，以及硅型衬底，P-epi区域，P+sinker区域，P+base区域，栅氧化层，漂移区。优选地，本发明采用漂移区两次注入。本发明的LDMOS器件设计带来了器件导通电阻的极大优化，具有优越的性能和广阔的市场前景。
【专利说明】一种LDMOS器件及其制备方法
【技术领域】
[0001]本发明涉及射频功率器件和制备方法，更具体地说是一种LDMOS器件及其制备方法。
【背景技术】
[0002]射频功率器件主要应用于无线通讯中移动通信系统基站的射频功率放大器。但是由于CMOS射频功率性能的不足，在射频功率半导体市场上，直到上世纪90年代中期，射频功率器件还都是使用双极型晶体管或GaAsMOSFET。直到90年代后期，硅基横向扩散晶体管LDMOS的出现改变了这一状况。与双极型晶体管或GaAs MOSFET相比较，LDMOS器件具有耐压较高、高频下线性放大动态范围大、失真小、增益高、输出功率的，成本低的优点，使其已超过GaAs功率器件逐渐成为射频功率MOSFET的主流技术，。
[0003]LDMOS器件在保持MOS器件基本结构的基础上，通过横向双扩散工艺形成沟道区。即在同一个光刻窗口进行两次扩散，一次中等浓度高能量硼(B)扩散，一次高浓度低能量的砷(As )扩散，由于硼扩散比砷快，所以在栅极边界下会沿着横向扩散更远，形成一个有浓度梯度的沟道。LDMOS器件的沟道长度不受光刻精度的影响，通过对工艺的控制，可以将沟道长度做的很小，从而提高器件的跨导和工作频率。
[0004]在漏极和沟道之间引入的低掺杂漂移区，提高了 LDMOS器件的击穿电压，减小了源漏极之间的寄生电容，提高了器件的频率特性。通过对LDD区域的长度和掺杂浓度，可以调整器件的导通电阻和击穿电压。
[0005]LDMOS的P-sinker区域实现了源极和衬底的连接，以降低射频应用时的源极的接线电感，增大共源放大器的RF增益，提高器件的性能。因为源极的电阻和电感都会产生负反馈，减小器件的功率增益。同时将源极与接地的P+衬底相连可以在版图上省去源极的布线，这样不仅可以减小由于布线带来的寄生参数，还可以减小整个版图的面积，使得在流片后器件的工作性能得到进一步改善。
[0006]LDMOS晶体管还具有很好的温度特性，它的温度系数是负数，负反馈使过大的局部电流不会形成像双极型器件那样的二次击穿，安全工作区宽，热稳定性好，可靠性高。
[0007]LDMOS半导体工艺技术除了主要面向移动电话基站的射频功率放大器外，还广泛应用于HF、VHF与UHF广播用发射器，数字电视发射机以及微波与航空系统用晶体管。此外，随着LDMOS应用频率上限的不断拓展，更使其大举进军其它领域，包括新兴的WiMax市场，以及ISM市场。随着新一代无线通讯技术的快速发展和越来越广泛的应用，射频功率LDMOS有着非常乐观的市场前景。
[0008]为适应基站放大器的发展要求，需要进一步提高射频功率LDMOS的性能，具体地讲，需要更高的击穿电压，更高的输出功率，更优良的高频特性，特别是导通电阻同击穿电压、跨导同击穿及截止频率之间相互制约的关系需要得到改善。
【发明内容】
[0009]本发明的目的包括提供一种LDMOS器件，进一步的，本发明的目的包括还提供该LDMOS器件的制备方法。本发明提供的LDMOS器件在满足击穿电压大于80V条件的基础上，显著减小了漂移区导通电阻和源漏寄生电容，明显优化了器件的直流和射频特性。
[0010]本发明的目的是通过以下技术方案来实现的:一种LDMOS器件，所述LDMOS器件包括源极、栅极、漏极，其特征在于，还包括以下结构:硅型衬底，P-epi区域，P+sinker区域，P+base区域，栅氧化层，漂移区。
[0011]进一步地，所述漂移区包括一个以上的子区域，所述一个以上的子区域通过分次注入分别得到。
[0012]在一个实施方案中，所述漂移区长度为3-5 μ m ;所述漂移区包括彼此相邻的LDDl区和LDD2区，所述LDD2区位于LDDl区上方，所述LDDl区的注入浓度为lel2至3el2cnT2，所述LDD2区的注入浓度为2ell至2el2cm_2 ;优选地，所述漂移区长度为4 μ m，所述LDDl区的注入浓度为2el2cnT2，所述LDD2区的注入浓度为1.2el2cnT2 ;进一步优选地，所述LDDl区为深结区域，LDD2区为浅结区域。
[0013]在另一个实施方案中，所述的LDMOS器件进一步包括:a)所述栅氧化层边缘具有鸟嘴结构；b)制备中包括侧墙工艺，所述侧墙工艺操作在P+base注入后，在LDD注入之前进行，并且，c)包括源场板结构，所述源场板结构通过源极金属延伸到漂移区上方覆盖所述漂移区所形成；优选地，所述鸟嘴结构的厚度约为I 000 A.[0014]在一个尤为优选的实施方案中，所述硅型衬底为掺杂浓度为4el7的P+的硅型衬底；其上为所述Pipi区域，所述Pipi区域掺杂浓度为1.2el5、厚度为6μπι;所述
P+sinker区域采用高能注入B杂质，高温推阱后形成；所述栅氧化层厚度为400Λ;所述栅
极由多晶硅淀积掺杂和刻蚀形成，刻蚀长度优选为I μ m。
[0015]本发明的技术方案还包括一种LDMOS器件的制备方法，其包括以下步骤:
[0016](I)在P+的硅型衬底上外延P-印i区域；
[0017](2)高能注入B杂质,高温推讲后形成P+sinker区域；
[0018](3)形成栅氧化层；
[0019](4)进行多晶硅的淀积掺杂和刻蚀，形成栅电极(栅极)；
[0020](5)进行所述P+base区域的注入和/或扩散，以及，所述漂移区的注入和/或扩散；
[0021]进一步地，所述LDMOS器件的制备方法用于制备上述的任意一种LDMOS器件。
[0022]进一步地,上述步骤(5)进一步包括以下步骤:
[0023](5.1)进行P+base的注入和所述漂移区的所述LDDl区的注入；
[0024](5.2)同时进行P+base区域的扩散和LDDl区域的扩散；
[0025](5.3)扩散过程后进行所述漂移区的所述LDD2区的注入。
[0026]进一步地，还包括以下步骤:a)在栅极生成后还包括热氧化栅隔板步骤，以在栅极边缘形成鸟嘴结构；b)在P+base注入之后增加侧墙工艺，以减少源极和漂移区在沟道下的扩散；c)源极金属覆盖漂移区形成源场板(Source Field Plate, SFP)结构。
[0027]进一步地，LDD2区同LDDl区使用相同的掩膜板。
[0028]在本文中，术语“LDMOS，，表不 Lateral Diffused Metal Oxide SemiconductorFieldEffect Transistor,即横向扩散金属氧化物半导体场效应晶体管。
[0029]在本文中，术语“源极”和“源电极”可互换，简称“源”或“ Source ” ；术语“栅极”和“栅电极”可互换，简称“栅”或“Gate” ；术语“漏极”简称“Drain”。
[0030]在本文中，术语“约”或“左右”表示在本领域制造工艺中容许的偏差范围内，或者在相关参数(长度、厚度、温度等)计量或检测装置的误差范围内，应了解，实际上无法实现完全精确的数值控制和/或测量。“约”或“左右”可表示特定数值(上下)正负0.0001%，正负0.001%,正负0.01%,正负0.1%，正负0.2%，正负0.5%，正负1%，正负2%，正负5%，正负8%，正负10%,,正负15%,正负20%,正负30%,正负50%,具体的正负范围的选择,根据本领域已知的工艺来确定。在特定情况下，更宽的范围也是可能的。
[0031]本发明的有益效果是:很好的改善了导通电阻同击穿电压、跨导同击穿及截止频率之间相互制约的关系，使器件具有很好的直流和射频特性。更具体地说，具有以下独特优点。.[0032]1)使用同一张掩膜板进行漂移区的两次注入，形成一个深结LDDl区和浅结LDD2区，在满足击穿条件下优化输出电阻；
[0033]进一步的优点还包括
[0034]2)在栅极边缘形成鸟嘴结构，并且在P-base注入之后增加侧墙工艺，减少源极和漂移区在沟道下的扩散；
[0035]3)采用SFP (Source Field Plate)场板，进一步优化了器件漂移区掺杂，改善直流特性和减小寄生栅漏电容，改善射频特性。
【专利附图】
【附图说明】
[0036]图1为两次注入SFP-LDM0S剖面图
[0037]图2为没有优化工艺过程形成的沟道区
[0038]图3为侧墙工艺步骤
[0039]图4为增加侧墙工艺后形成的沟道区域
[0040]图5为寄生栅漏电容Cgd随栅氧厚度Tox的变化
[0041]图6为场板下氧化层厚度对击穿电压的影响
[0042]图7为SFP长度对漂移区电场分布的影响
[0043]图8为不同漂移区注入条件和SFP场板对击穿电压的影响
[0044]图9为不同漂移区注入条件和SFP场板对源漏电容的影响
【具体实施方式】
[0045]下面结合实施例对本发明进行进一步的详细说明，应理解下述实施例为示例性而非限制性的，旨在说明以及解释本发明的构思和精神。
[0046]本发明旨在设计工作电压为28V，击穿电压高于80V的LDMOS器件，在满足击穿的条件下，减小输出电阻和寄生电容，以提高器件的输出功率和高频特性。因此，本发明重点进行了沟道区、阶梯型漂移区和SFP场板的参数优化。
[0047]本发明中的LDMOS器件基于传统的RF LDMOS结构，并在此基础上做出了一些的改进措施，以优化器件的击穿电压和导通电阻，达到设计要求。主要的改进措施包括:1)对漂移区进行两次注入，一次形成结深约1.0 μ m的LDDl区域，另外一次形成的是浅结LDD2区域，并且两次注入使用相同的掩膜版；2)采用源场板(SFP)结构，将源极电极延伸到漂移区上方。
[0048]本发明的LDMOS器件具体结构如图1所示:LDM0S制作在P+的硅型衬底上，在上面外延p-epi区域，然后高能注入B杂质，高温推讲后形成P+sinker区域。栅氧化层设计为400A，使器件可以承受的最大栅压可以高于12V，之后进行多晶硅的淀积掺杂和刻蚀形成栅电极。接下来进行P+base的注入和漂移区的LDDl的注入。在P+base的注入之后没有立刻进行扩散过程形成沟道区，P+base区域的扩散和LDDl区域的扩散同时进行。LDDl区的结深比传统漂移区深度(0.3 μ m)深很多，更深的结深有利于优化漂移区的电场分布提高器件的击穿电压，并优化导通电阻。扩散过程后进行LDD2区域的注入，LDD2区域同LDDl区域使用相同的掩膜板。最后，源极金属覆盖漂移区形成SFP结构场板。
[0049]实施例1
[0050]沟道区优化设计
[0051]一、栅氧优化设计
[0052]LDMOS器件工作在饱和区跨导是衡量该器件放大能力的重要参数。其计算公式为:
[0053]
【权利要求】
1.一种LDMOS器件，包括源极、栅极、漏极，其特征在于，还包括以下结构:硅型衬底，P-epi区域，P+sinker区域，P+base区域,栅氧化层,漂移区。
2.如权利要求1所述的LDMOS器件，其特征在于，所述漂移区包括一个以上的子区域，所述一个以上的子区域通过分次注入分别得到。
3.如权利要求1或2所述的LDMOS器件，其特征在于，所述漂移区长度为3-5μ m ;所述漂移区包括彼此相邻的LDDl区和LDD2区，所述LDD2区位于LDDl区上方，所述LDDl区的注入浓度为lel2至3el2cnT2，所述LDD2区的注入浓度为2ell至2el2cnT2 ;优选地，所述漂移区长度为4 μ m，所述LDDl区的注入浓度为2el2cnT2，所述LDD2区的注入浓度为1.2el2cnT2 ；进一步优选地，所述LDDl区为深结区域，LDD2区为浅结区域。
4.如权利要求1-3任一项所述的LDMOS器件，其特征在于，所述漂移区通过两次注入形成，其中LDDl区的结深约I μ m ;优选地，通过使用相同的掩膜板进行两次注入形成。
5.如前述权利要求中任一项所述的LDMOS器件，其特征在于，进一步包括:a)所述栅氧化层边缘具有鸟嘴结构；b)制备中包括侧墙工艺，所述侧墙工艺操作在P+base注入后，在LDD注入之前进行，并且，c)包括源场板结构，所述源场板结构通过源极金属延伸到漂移区上方覆盖所述漂移区所形成;优选地,所述鸟嘴结构的厚度约为1000 A0
6.如前述权利要求中任一项所述的LDMOS器件，其特征在于，所述硅型衬底为掺杂浓度为4el7的P+的硅型衬底；其上为所述P^pi区域，所述P^pi区域掺杂浓度为1.2el5、厚度为6 μ m ;所述P+sinker区域采用高能注入B杂质，高温推阱后形成；所述栅氧化层厚度为400A;所述栅极由多晶硅淀积掺杂和刻蚀形成,刻蚀长度优选为I μ m。
7.—种LDMOS器件的制备方法，其特征在于，包括以下步骤: (1)在P+的娃型衬底上外延p-epi区域； (2)高能注入B杂质,高温推讲后形成P+sinker区域； (3)形成栅氧化层； (4)进行多晶硅的淀积掺杂和刻蚀，形成栅电极(栅极)； (5)进行所述P+base区域的注入和/或扩散，以及，所述漂移区的注入和/或扩散； 优选地，所述LDMOS器件的制备方法用于制备如权利要求1-6任一项所述的LDMOS器件。
8.如权利要求7所述的LDMOS器件的制备方法，其特征在于，所述步骤(5)进一步包括以下步骤: (5.1)进行P+base的注入和所述漂移区的所述LDDl区的注入； (5.2)同时进行P+base区域的扩散和LDDl区域的扩散； (5.3)扩散过程后进行所述漂移区的所述LDD2区的注入。
9.如权利要求7或8所述的LDMOS器件的制备方法，其特征在于，还包括:a)在栅极生成后还包括热氧化栅隔板步骤，以在栅极边缘形成鸟嘴结构；b)在P+base注入之后增加侧墙工艺，以减少源极和漂移区在沟道下的扩散；c)源极金属覆盖漂移区形成源场板(Source Field Plate, SFP)结构。
10.如权利要求7-9任一项所述的LDMOS器件的制备方法，其特征在于，LDD2区同LDDl区使用相同的掩膜板。
【文档编号】H01L21/336GK103762240SQ201310754681
【公开日】2014年4月30日 申请日期:2013年12月31日 优先权日:2013年12月31日
【发明者】杜寰, 朱喜福 申请人:上海联星电子有限公司