薄膜晶体管、阵列基板和显示装置制造方法
【专利摘要】本实用新型提供一种薄膜晶体管，该薄膜晶体管包括栅极，其中，所述薄膜晶体管还包括上有源层、下有源层、上源极、下源极、上漏极和下漏极，所述上有源层和所述下有源层分别位于所述栅极的上下两侧，所述下源极与所述下漏极与所述下有源层相连，所述上源极和所述上漏极与所述上有源层相连。本实用新型还提供一种包括所述薄膜晶体管的阵列基板和包括该阵列基板的显示装置。利用该薄膜晶体管可以缩短对像素电极充电所需的时间，从而使得阵列基板可以具有较多的像素单元，进而提高显示装置的分辨率。
【专利说明】薄膜晶体管、阵列基板和显示装置【技术领域】
[0001]本实用新型涉及显示【技术领域】，具体地，涉及一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板和一种包括所述阵列基板的显示装置。
【背景技术】
[0002]阵列基板是显示装置的重要部件，阵列基板至少包括数据线、栅线、薄膜晶体管和像素电极。图1中所示的是一种常见的薄膜晶体管，该薄膜晶体管包括源极1、漏极2、栅极3和有源层4。数据线与薄膜晶体管的源极1相连，栅线5与薄膜晶体管的栅极3相连，漏极2与像素电极6相连，通过薄膜晶体管为像素电极6充电。薄膜晶体管的充电能力越强，充电时间越短，则可以获得越好的显示效果。
[0003]随着人们对显示装置的显示质量要求越来越高，需要增加阵列基板中像素单元的个数，以提高显示装置的分辨率。像素单元个数越多，则需要的充电时间越长，因此，越来越需要提高薄膜晶体管的充电效率以及降低薄膜晶体管的充电时间。
实用新型内容
[0004]本实用新型的目的在于提供一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板和一种包括所述阵列基板的显示装置。利用该薄膜晶体管可以缩短对像素电极充电所需的时间，从而使得阵列基板可以具有较多的像素单元，进而提高显示装置的分辨率。
[0005]为了实现上述目的，作为本实用新型的一个方面，提供一种薄膜晶体管，该薄膜晶体管包括栅极，其中，所述薄膜晶体管还包括上有源层、下有源层、上源极、下源极、上漏极和下漏极，所述上有源层和所述下有源层分别位于所述栅极的上下两侧，所述下源极与所述下漏极与所述下有源层相连，所述上源极和所述上漏极与所述上有源层相连。
[0006]优选地，所述上源极和所述下源极通过第一过孔相连，所述上漏极和所述下漏极通过第二过孔相连。
[0007]优选地，所述上有源层和所述栅极之间设置有上栅极绝缘层，所述下有源层和所述栅极之间设置有下栅极绝缘层。
[0008]优选地，所述薄膜晶体管还包括覆盖所述上有源层的保护层，所述上源极和所述上漏极设置在所述保护层上，并且所述上源极通过第三过孔与所述上有源层相连，所述上漏极通过第四过孔与所述上有源层相连。
[0009]作为本实用新型的另一个方面，提供一种阵列基板，该阵列基板包括由多条数据线和多条栅线划分成的多个像素单元，每个像素单元内都设置有薄膜晶体管和与该薄膜晶体管相连的像素电极，其中，所述薄膜晶体管为本实用新型所提供的上述薄膜晶体管，所述像素电极同时与所述上漏极和所述下漏极电连接，所述数据线同时与所述上源极和所述下源极电连接。
[0010]优选地，所述上漏极和所述上源极与所述像素电极由相同的材料制成。
[0011]作为本实用新型的再一个方面，提供一种显示装置，该显示装置包括阵列基板，其中，该阵列基板为本实用新型书所提供的上述阵列基板。
[0012]当本实用新型所提供的薄膜晶体管应用于阵列基板中时，上源极和下源极均与阵列基板的数据线相连，上漏极和下漏极均与像素电极相连，通电时，数据线传递的信号可以分别通过上有源层和下有源层两个通道传递，相当于两个普通的薄膜晶体管同时为像素电极充电。由此可知，本实用新型所提供的薄膜晶体管具有较高的充电能力，从而可以缩短对像素电极充电所需的时间，并因此可以提高利用所述薄膜晶体管的显示装置的显示效果。
【专利附图】
【附图说明】
[0013]附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中:
[0014]图1是现有的薄膜晶体管的剖面示意图；
[0015]图2是本实用新型所提供的薄膜晶体管的剖面示意图；
[0016]图3是制造本实用新型所提供薄膜晶体管的制造方法的流程示意图；
[0017]图4a至图4i以图解的方式展示了制造本实用新型所提供阵列基板的制造方法的流程。
[0018]附图标记说明
[0019]1:源极2:漏极
[0020]3:栅极4:有源层
[0021]5:栅线6:像素电极
[0022]8:保护层11:下源极
[0023]12:上源极21:下漏极
[0024]22:上漏极41:下有源层
[0025]42:上有源层71:下栅极绝缘层
[0026]72:上栅极绝缘层
【具体实施方式】
[0027]以下结合附图对本实用新型的【具体实施方式】进行详细说明。应当理解的是，此处所描述的【具体实施方式】仅用于说明和解释本实用新型，并不用于限制本实用新型。
[0028]应当理解的是，本实用新型中所述的“上、下”均是以图2中的方向进行描述的。
[0029]作为本实用新型的一个方面，如图2所示，提供一种薄膜晶体管，该薄膜晶体管包括栅极3，其中，所述薄膜晶体管还包括上有源层42、下有源层41、上源极12、下源极11、上漏极22和下漏极21，上有源层42和下有源层41分别位于栅极3的上下两侧，下源极11与下漏极21与下有源层41相连，上源极12和上漏极22与上有源层42相连。在本实用新型所提供的薄膜晶体管相当于两个普通的薄膜晶体管中，即，上源极12、上有源层42、上漏极22和栅极3形成一个薄膜晶体管，下源极11、下有源层41、下漏极21和栅极3形成另一个薄膜晶体管。 [0030]当本实用新型所提供的薄膜晶体管应用于阵列基板中时，上源极12和下源极11均与阵列基板的数据线相连，上漏极22和下漏极21均与像素电极6相连，通电时，数据线传递的信号可以分别通过上有源层42和下有源层41两个通道传递，相当于两个普通的薄膜晶体管同时为像素电极6充电。由此可知，本实用新型所提供的薄膜晶体管具有较高的充电能力，从而可以缩短对像素电极充电所需的时间，并因此可以提高利用所述薄膜晶体管的显示装置的显示效果。
[0031]上源极12和下源极11可以分别与阵列基板的数据线电连接，且上漏极22和下漏极21可以分别与像素电极6电连接。为了简化所述薄膜晶体管的结构，优选地，如图2所示，上源极12和下源极11可以通过第一过孔相连，使得阵列基板的数据线与下源极11电连接的同时可以通过所述第一过孔与上源极12电连接。同样地，上漏极22和下漏极21可以通过第二过孔相连，使得像素电极6与上漏极22电连接的同时可以通过所述第二过孔与下漏极21电连接。
[0032]为了减小寄生电容，优选地，可以在上有源层42和栅极3之间设置上栅极绝缘层72，并在下有源层41和栅极3之间设置下栅极绝缘层71。可以利用SiO2形成上栅极绝缘层72和下栅极绝缘层71。
[0033]本实用新型所提供的薄膜晶体管还可以包括保护层8，该保护层8设置在上有源层42的上方，上源极12和上漏极22设置在保护层8上，并且上源极12通过第三过孔与上有源层42相连，上漏极22通过第四过孔与上有源层42相连。
[0034]该保护层8的功能和作用与现有技术中的薄膜晶体管中的保护层的功能和作用相同，这里不再赘述。
[0035]在图2中所示的实施方式中，下源极11与下漏极21分别位于下有源层41的两侧，且下有源层41通过部分结构搭接在下源极11与下漏极21的部分结构上使下源极11与下漏极21分别与下有源层41相连。上源极12和上漏极22分别位于上有源层42的两侧，且上有源层42通过在其上方的保护层中设置过孔的方式分别与上源极12和上漏极22相连。
[0036]作为本实用新型的另一个方面，提供一种阵列基板，该阵列基板包括由多条数据线和多条栅线划分而成的多个像素单元，每个像素单元内都设置有薄膜晶体管和与该薄膜晶体管相连的像素电极6，其中，所述薄膜晶体管为本实用新型所提供的上述薄膜晶体管，像素电极6同时与上漏极22和下漏极21电连接，所述数据线同时与上源极12和下源极11电连接。
[0037]如上文中所述，向本实用新型所提供的阵列基板通电时，相当于两个普通的薄膜晶体管同时为像素电极6充电。因此，本实用新型所提供的薄膜晶体管具有较高的充电能力，从而可以缩短对像素电极充电所需的时间，因此，本实用新型所提供的阵列基板可以具有更多的像素单元，并使得使用本实用新型所提供的显示装置实现较高的分辨率，并最终提高所述显示装置的显示效果。
[0038]优选地，上漏极22和上源极12与像素电极6由相同的材料制成。换言之，上漏极
22、上源极12和像素电极6位于同一图层。因此，可以在同一构图工艺中形成上漏极22、上源极12和像素电极6，具体将在下文中介绍，这里先不赘述。
[0039]作为本实用新型的再一个方面，提供一种显示装置，该显示装置包括阵列基板，其中，该阵列基板为本实用新型所提供的上述阵列基板。
[0040]如上文中所述，本实用新型所提供的阵列基板可以具有更多的像素单元，因此可以使得所述显示装置具有较高的分辨率，并可以使得所述显示装置具有较好的显示效果。
[0041]根据图3和图4a至图4i介绍制造本实用新型所提供的阵列基板的制造方法，其中，该制造方法包括以下步骤:
[0042]形成包括下源极11和下漏极21的图形的步骤(如图4a所示)；
[0043]形成下有源层41的图形的步骤(如图4b所示)；
[0044]形成包括栅极3的图形的步骤(如图4d所示)；
[0045]形成包括上有源层42的图形的步骤(如图4f所示)；
[0046]形成包括上源极12和上漏极22的图形的步骤(如图4i所示)；和
[0047]形成包括像素电极6的图形的步骤(如图4i所示)，该像素电极6同时与下漏极21和上漏极22电连接。应当理解的是，在形成包括栅极3的图形的同时可以形成阵列基板的栅线，该栅线与栅极3电连接。
[0048]为了简化制造工艺，所述制造方法还包括在形成包括上源极12和上漏极22的图形的步骤之前进行的形成第一过孔A和第二过孔B的步骤，以使得上源极12和下源极11通过所述第一过孔A相连，上漏极22和下漏极21通过所述第二过孔B相连。可以在形成下源极11和下漏极21的同时形成数据线，该数据线在与下源极11电连接的同时通过第一过孔A与上源极12电连接。
[0049]当所述薄膜晶体管包括保护层8时，本实用新型所提供的制造方法还包括在所述形成包括上有源层42的图形的步骤与所述形成包括上源极12和上漏极22的图形的步骤之间进行形成保护层8的步骤，该保护层8覆盖所述上有源层42 (如图4g所示)。所述形成第一过孔A和第二过孔B的步骤可以在形成保护层8之后由构图工艺形成。
[0050]可以在形成上漏极22的同时形成像素电极6，该像素电极6在与上漏极22电连接的同时通过第二过孔B与下漏极电连接。
[0051]具体地，该制造方法包括在形成保护层8的步骤之后，进行在保护层8上形成第三过孔C和第四过孔D的步骤，所述形成包括上源极12和上漏极22的图形的步骤和所述形成包括像素电极6的图形的步骤同时进行，以使得上源极12、上漏极22与像素电极6由同种材料制成，并使得上源极12通过所述第三过孔C与上有源层42连接，上漏极22通过所述第四过孔D与上有源层42连接。优选的，所述形成第一过孔A和第二过孔B的步骤、形成第三过孔C和第四过孔D的步骤可以在形成保护层8之后由同一构图工艺形成(如图4h所示)。
[0052]在这种情况中，上源极12、上漏极22与像素电极6由同种材料制成。例如，利用ITO (氧化铟锡)制造像素电极6时，上源极12和上漏极22的材料同样为ΙΤ0。
[0053]如上文中所述，所述薄膜晶体管包括上栅极绝缘层72和下栅极绝缘层71，因此，本实用新型所提供的制造方法还包括在所述形成下有源层41的图形的步骤和所述形成包括栅极3的图形的步骤之间进行的形成下栅极绝缘层71的步骤(如图4c所示)，和在所述形成包括栅极3的图形的步骤和所述形成上有源层42的步骤之间进行的形成上栅极绝缘层72的步骤(如图4e所示)。
[0054]下面详细介绍包括图2中所示的薄膜晶体管的制造方法。在进行所述形成包括下源极11和下漏极21的图形的步骤之前，首先提供基板。所述形成包括下源极11和下漏极21的图形的步骤包括在基板上沉积金属层，然后经过光刻、刻蚀形成包括下源极11和下漏极21的图形。
[0055]随后可以在形成有下源极11和下漏极21的基板上沉积下半导体层(可以为铟镓锌氧化物)，通过湿法刻蚀形成下有源层41的图形。随后在包括下有源层41的基板上沉积形成栅极绝缘层的材料(通常为SiO2),再通过干法刻蚀形成下栅极绝缘层71的图形。随后沉积栅极金属层，并通过湿法刻蚀形成包括栅极3的图形。随后再沉积一层形成栅极绝缘层的材料，然后通过干法刻蚀形成上栅极绝缘层72的图形。形成上栅极绝缘层72的图形之后，再形成上有源层42，具体方法与形成下有源层41相似。形成上有源层42之后可以沉积形成覆盖上有源层42的保护层8，随后利用干法刻蚀分别形成第一过孔A、第二过孔B、第三过孔C和第四过孔D。
[0056]最后再沉积ITO层，以形成上源极12和上漏极22，上源极12通过第一过孔A与下源极11连接，通过第三过孔C与上有源层42连接，上漏极22通过第二过孔B与下漏极21连接，通过第四过孔D与上有源层42连接。
[0057]需要理解的是，本实用新型的薄膜晶体管的制造方法中的具体步骤并不限于上述所描述的，例如，可以先后依次沉积下半导体层、栅极绝缘层的材料、栅极金属层，再通过构图工艺分别形成栅极、下栅极绝缘层和下有源层，也可以先后依次沉积下半导体层和栅极绝缘层的材料，通过构图工艺形成下栅极绝缘层和下有源层后，再沉积栅极金属层，通过构图工艺形成栅极，类似的，其他结构的形成过程也不限于上述描述。
[0058]在本实用新型中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本实用新型中所形成的结构选择相应的构图工艺。
[0059]当本实用新型所提供的薄膜晶体管应用于阵列基板中时，上源极和下源极均与阵列基板的数据线相连，上漏极和下漏极均与像素电极相连，通电时，数据线传递的信号可以分别通过上有源层和下有源层两个通道传递，相当于两个普通的薄膜晶体管同时为像素电极充电。由此可知，本实用新型所提供的薄膜晶体管具有较高的充电能力，从而可以缩短对像素电极充电所需的时间，并因此可以提高利用所述薄膜晶体管的显示装置的显示效果。
[0060]可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。
【权利要求】
1.一种薄膜晶体管，该薄膜晶体管包括栅极，其特征在于，所述薄膜晶体管还包括上有源层、下有源层、上源极、下源极、上漏极和下漏极，所述上有源层和所述下有源层分别位于所述栅极的上下两侧，所述下源极与所述下漏极与所述下有源层相连，所述上源极和所述上漏极与所述上有源层相连。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述上源极和所述下源极通过第一过孔相连，所述上漏极和所述下漏极通过第二过孔相连。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述上有源层和所述栅极之间设置有上栅极绝缘层，所述下有源层和所述栅极之间设置有下栅极绝缘层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，该薄膜晶体管还包括覆盖所述上有源层的保护层，所述上源极和所述上漏极设置在所述保护层上，并且所述上源极通过第三过孔与所述上有源层相连，所述上漏极通过第四过孔与所述上有源层相连。
5.一种阵列基板，该阵列基板包括由多条数据线和多条栅线划分成的多个像素单元，每个像素单元内都设置有薄膜晶体管和与该薄膜晶体管相连的像素电极，其特征在于，所述薄膜晶体管为权利要求1至4中任意一项所述的薄膜晶体管，所述像素电极同时与所述上漏极和所述下漏极电连接，所述数据线同时与所述上源极和所述下源极电连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述上漏极和所述上源极与所述像素电极由相同的材料制成。
7.—种显示装置，该显示装置包括阵列基板，其特征在于，该阵列基板为权利要求5或6所述的阵列基板。
【文档编号】H01L29/417GK203423188SQ201320509334
【公开日】2014年2月5日 申请日期:2013年8月20日 优先权日:2013年8月20日
【发明者】张家祥, 郭建, 姜晓辉 申请人:北京京东方光电科技有限公司