一种集成共模电感的封装结构的制作方法
【专利摘要】本实用新型一种集成共模电感的封装结构，属于半导体封装【技术领域】。其电感线圈（100）包括上下分布、绕制方向、匝数、线宽、线距均分别一致且在垂直方向上无重叠部分的上层电感线圈（110）和下层电感线圈（120），在上层电感线圈（110）的内端口和外端口处分别设置与上层电感线圈（110）垂直向上连接的上层金属柱（210）；在下层电感线圈（120）的内端口和外端口处分别设置与下层电感线圈（120）垂直连接的下层金属柱（220），下层金属柱（220）的垂直方向与上层金属柱（210）的垂直方向相同或相反。本实用新型提供了一种体积小、呈扁平状、性能参数一致性的集成共模电感的封装结构，能够降低高频下共模电感的损耗，提高EMI滤波器的性能。
【专利说明】一种集成共模电感的封装结构
【技术领域】
[0001]本实用新型涉及一种集成共模电感的封装结构，属于半导体封装【技术领域】。
【背景技术】
[0002]EMI滤波器主要使用共模电感器，复杂的EMI (电磁干扰)环境、高集成化、高功率密度，决定了 EMI滤波器低损耗、模块化、扁平化是发展前景。而传统绕线共模电感包括导磁体和漆包线线圈，导磁体呈圆柱形、工字形、环形等，漆包线线圈绕制于导磁体的外面形成线圈，常用工业标准0805和0603尺寸，因此传统绕线共模电感存在体积大、形状难于实现扁平等缺点，影响了 EMI滤波器的进一步发展。
[0003]传统绕线共模电感为分立器件，其线圈通常是以人工方式绕制在导磁体上，该制造工艺无法保证产品性能参数的一致性；同时共模电感需要的两组线圈存在的差异，可能导致高频下共模电感损耗较大，降低了 EMI滤波器的性能。
【发明内容】
[0004]承上所述，本实用新型的目的在于克服上述传统共模电感的不足，提供一种体积小、呈扁平状、性能参数一致性的集成共模电感的封装结构，以降低高频下共模电感损耗，提高EMI滤波器的性能。
[0005]本实用新型的目的是这样实现的:
[0006]一种集成共模电感的封装结构，包括平面状的电感线圈，所述电感线圈的线宽小于线距，所述电感线圈包括上下分布的上层电感线圈和下层电感线圈，
[0007]在所述上层电感线圈的内端口和外端口处分别设置与上层电感线圈垂直向上连接的上层金属柱，所述上层金属柱的端面设置金属柱保护层；
[0008]在所述下层电感线圈的内端口和外端口处分别设置与下层电感线圈垂直连接的下层金属柱，所述下层金属柱的垂直方向与上层金属柱的垂直方向相同或相反，所述下层金属柱的端面设置金属柱保护层；
[0009]所述上层电感线圈和下层电感线圈的绕制方向、匝数、线宽、线距均分别一致且在垂直方向上无重叠部分。
[0010]可选地，所述上层电感线圈和下层电感线圈均呈螺旋状。
[0011 ] 可选地，所述下层电感线圈的厚度与上层电感线圈的厚度相等。
[0012]可选地，所述下层电感线圈与上层电感线圈紧邻分布。
[0013]可选地，所述下层电感线圈与上层电感线圈之间设置介电层。
[0014]可选地，所述金属柱保护层的表面设置焊球。
[0015]可选地，所述塑封层包括至少两层以上。
[0016]可选地，所述上层电感线圈和上层金属柱塑封于一层塑封层内，所述下层电感线圈和下层金属柱塑封于另一层塑封层内。
[0017]可选地，所述下层金属柱垂直下层电感线圈向上，所述上层电感线圈、上层金属柱和下层金属柱塑封于一层塑封层内，所述下层电感线圈塑封于另一层塑封层内。
[0018]本实用新型一种集成共模电感的封装结构采用半导体工艺和塑封工艺完成，能够大幅度减小共模电感的尺寸，并使集成共模电感的性能参数保证一致性。
[0019]本实用新型的有益效果是:
[0020]由于采取半导体工艺，大幅度减小了共模电感的尺寸，结合塑封工艺形成的扁平形状，有助于提高EMI滤波器的集成度；在制作过程中避免了人为因素的影响，能够使集成共模电感的性能参数保证一致性，降低了高频下共模电感损耗，提高了 EMI滤波器的性能。
【专利附图】
【附图说明】
[0021]图1为本实用新型一种集成共模电感的封装结构的实施例的示意图；
[0022]图2为图1实施例一的A-A剖面的放大的示意图；
[0023]图3为图1实施例二的A-A剖面的放大的示意图；
[0024]图4为图1实施例三的A-A剖面的放大的示意图；
[0025]图5为图1实施例三的A-A剖面的放大的示意图；
[0026]图中:
[0027]电感线圈100
[0028]上层电感线圈110
[0029]下层电感线圈120
[0030]上层金属柱210
[0031]下层金属柱220
[0032]塑封层300
[0033]上层塑封层310
[0034]下层塑封层320
[0035]金属柱保护层410
[0036]金属柱保护层420
[0037]焊球510、520
[0038]介电层600。
【具体实施方式】
[0039]参见图1至图5，本实用新型一种集成共模电感的封装结构，包括电感线圈100和起固定、保护电感线圈100作用的塑封层300。电感线圈100包括上下分布的上层电感线圈110和下层电感线圈120，为满足共模电感要求，上层电感线圈110和下层电感线圈120的匝数N相等，下层电感线圈120紧邻上层电感线圈110分布，或者下层电感线圈120与上层电感线圈110之间可以设置介电层600，如图3所示。上层电感线圈110和下层电感线圈120可以均呈螺旋方向相同的螺旋状，其螺旋方向不限定，可以顺时针，也可以逆时针。上层电感线圈110和下层电感线圈120的线宽a、线距b均分别相同，且线宽a小于线距b，使得上层电感线圈110和下层电感线圈120彼此在垂直方向上无重叠部分。
[0040]在上层电感线圈110的内端口和外端口处分别设置垂直向上的上层金属柱210，上层金属柱210垂直上层电感线圈110所在的平面，上层金属柱210的横截面形状呈圆形、矩形或多边形，其端面镀镍金材质的金属柱保护层410。上层塑封层310塑封上层电感线圈110和上层金属柱210，露出金属柱保护层410。金属柱保护层410上设置焊球510。
[0041]下层电感线圈120的内端口和外端口处分别设置与下层电感线圈120垂直连接的下层金属柱220，下层金属柱220可以垂直下层电感线圈120向下。下层金属柱220的横截面形状呈圆形、矩形或多边形，其端面镀镍金材质的金属柱保护层420。下层塑封层320塑封下层电感线圈120和下层金属柱220，露出金属柱保护层420。金属柱保护层420上设置焊球520。
[0042]如图4所示，下层金属柱220也可以垂直下层电感线圈120向上，与上层金属柱210齐平。上层塑封层310塑封上层电感线圈110、上层金属柱210和下层金属柱220，焊球510和焊球520位于同侧，可以方便电感的实际使用。下层塑封层320塑封下层电感线圈120，下层塑封层320的高度高于下层电感线圈120的高度。
[0043]特别地，如图5所示，上层电感线圈110、下层电感线圈120、上层金属柱210和下层金属柱220,也可以塑封于同一塑封层300内，上层塑封层310与下层塑封层320为同时塑封完成的一体结构。
[0044]本实用新型一种集成共模电感的封装结构，采用半导体圆片级工艺和塑封工艺完成，一改传统铁磁绕线电感线圈的结构和制作方法，大幅度减小了共模电感的尺寸，经测算，集成共模电感的尺寸可缩小约50%?70%，并形成了扁平的形状，有助于提高EMI滤波器的集成度；在制作过程中避免了人为因素的影响，能够使集成共模电感的性能参数保证一致性，降低了高频下共模电感损耗，减小了寄生效应，提高了 EMI滤波器的性能，有利于使用该集成共模电感的便携式设备的市场推广。
[0045]本实用新型的集成共模电感的封装结构不限于上述实施例，任何本领域技术人员在不脱离本实用新型的精神和范围内，依据本实用新型的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本实用新型权利要求所界定的保护范围内。
【权利要求】
1.一种集成共模电感的封装结构，包括平面状的电感线圈(100)， 其特征在于:所述电感线圈(100)的线宽小于线距，所述电感线圈(100)包括上下分布的上层电感线圈(110)和下层电感线圈(120)， 在所述上层电感线圈(110)的内端口和外端口处分别设置与上层电感线圈(110)垂直向上连接的上层金属柱(210)，所述上层金属柱(210)的端面设置金属柱保护层(410)； 在所述下层电感线圈(120)的内端口和外端口处分别设置与下层电感线圈(120)垂直连接的下层金属柱(220)，所述下层金属柱(220)的垂直方向与上层金属柱(210)的垂直方向相同或相反，所述下层金属柱(220)的端面设置金属柱保护层(420)； 所述上层电感线圈(110)和下层电感线圈(120)的绕制方向、匝数、线宽、线距均分别一致且在垂直方向上无重叠部分。
2.根据权利要求1所述的集成共模电感的封装结构，其特征在于:所述上层电感线圈(110)和下层电感线圈(120)均呈螺旋状。
3.根据权利要求1所述的集成共模电感的封装结构，其特征在于:所述下层电感线圈(120)的厚度与上层电感线圈(110)的厚度相等。
4.根据权利要求1所述的集成共模电感的封装结构，其特征在于:所述下层电感线圈(120)与上层电感线圈(110)紧邻分布。
5.根据权利要求1所述的集成共模电感的封装结构，其特征在于:所述下层电感线圈(120)与上层电感线圈(110 )之间设置介电层(600 )。
6.根据权利要求1所述的集成共模电感的封装结构，其特征在于:所述金属柱保护层(410)的表面设置焊球(510)，所述金属柱保护层(420)的表面设置焊球(520)。
7.根据权利要求1至6中任一项所述的集成共模电感的封装结构,其特征在于:还包括塑封层(300)，所述上层电感线圈(110)、上层金属柱(210)、下层电感线圈(120)、下层金属柱(220)塑封于同一塑封层(300)内。
8.根据权利要求7所述的集成共模电感的封装结构，其特征在于:所述塑封层(300)包括至少两层以上。
9.根据权利要求8所述的集成共模电感的封装结构，其特征在于:所述上层电感线圈(110)和上层金属柱(210)塑封于一层塑封层内，所述下层电感线圈(120)和下层金属柱(220)塑封于另一层塑封层内。
10.根据权利要求8所述的集成共模电感的封装结构，其特征在于:所述下层金属柱(220)垂直下层电感线圈(120)向上，所述上层电感线圈(110)、上层金属柱(210)和下层金属柱(220)塑封于一层塑封层内，所述下层电感线圈(120)塑封于另一层塑封层内。
【文档编号】H01L23/64GK203644754SQ201320835534
【公开日】2014年6月11日 申请日期:2013年12月18日 优先权日:2013年12月18日
【发明者】卞新海, 郭洪岩, 张黎, 陈锦辉, 赖志明 申请人:江阴长电先进封装有限公司