天线、发送装置、接收装置、三维集成电路及非接触通信系统的制作方法
【专利摘要】非接触通信系统在包括第1芯片的装置与包括第2芯片的装置之间实现非接触通信。第1芯片具备发送电路和发送天线。发送电路将并行数据向差动信号变换。发送天线将该差动信号向第2芯片发送。第2芯片具备接收天线和接收电路。接收天线从发送天线接受差动信号。接收电路将该差动信号向并行数据变换。发送天线和接收天线分别包括至少两根天线元件、第1连接端、第2连接端、第1分岔部及第2分岔部。各天线元件由芯片上的配线形成。第1连接端和第2连接端连接于芯片上的电路。第1分岔部将天线元件的各自的一端结合为1个并向第1连接端连接。第2分岔部将天线元件的各自的另一端结合为1个并向第2连接端连接。
【专利说明】天线、发送装置、接收装置、三维集成电路及非接触通信系统
【技术领域】
[0001]本发明涉及非接触通信技术，特别涉及向三维集成电路的芯片间通信的应用。
【背景技术】
[0002]所谓非接触通信，是指在10厘米以下的极短距离以无线方式进行通信的技术。非接触通信例如被用于IC卡与自动检票机之间的通信、IC卡或便携电话与自动售卖机或记录器之间的通信、IC卡与安全系统之间的通信、以及向便携电话等的移动设备的送电。进而，近年来，除了汽车的无钥匙进入及移动设备与个人计算机之间的数据交换等以外，对于三维集成电路的芯片间通信应用非接触通信的技术的开发也正在被推进。
[0003]所谓三维集成电路，是指将多个芯片层叠而收存到I个封装中的半导体集成电路。对于半导体集成电路，以更加小型化、多功能化、高速化及节电化为目的，要求集成度的进一步的提高。但是，由于设计规则的微细化接近于极限，所以难以将集成度二维地进一步提高。所以，以将集成度三维地提高为目的而开发出的是三维集成电路。
[0004]作为三维集成电路的芯片间通信方式，领先的是娃通孔(TSV:Through SiliconVia)技术的开发。TSV是通过蚀刻而在硅制的基板上开设贯通孔，在其中填充铜等的导电材料的技术。TSV与相同芯片内的配线层电连接，当该芯片被层叠到别的芯片上时，被与该别的芯片内的配线层电连接。因而，安装在各芯片中的电路能够经由TSV与安装在别的芯片中的电路交换信号。由于TSV能够在I片芯片中设置许多，所以能够使芯片间通信的带宽充分变大。但另一方面，TSV由于构造微细，所以形成工序的进一步简单化及可靠性的进一步提高较困难。
[0005]对三维集成电路的芯片间通信应用非接触通信技术，被期待能够通过比TSV简单的结构使可靠性提高。在芯片间的非接触通信中使用线圈天线(例如参照专利文献I)。线圈天线是由基板上的配线形成的包含环形状的天线元件的天线。线圈天线分别形成在上下层叠的两片芯片上。在将这些芯片层叠的状态下，在上下的芯片的线圈天线间，天线元件的中心轴一致。因而，当流过一方的线圈天线的电流量变化时，通过感应耦合，在另一方的线圈天线中产生电动势。利用该现象，安装在各芯片中的电路能够与安装在别的芯片中的电路交换信号。
[0006]现有技术文献
[0007]专利文献
[0008]专利文献1:日本特许第4131544号公报发明概要
[0009]发明要解决的技术问题
[0010]为了使芯片间的非接触通信的可靠性提高，只要使在线圈天线间传送的信号的强度变高就可以。为此，考虑只要使天线元件的环形状的面积、构成天线元件的配线的宽度及天线元件的圈数中的至少某个增加就可以。但实际上，因为以下的理由，它们中的任何一个都较困难。首先，使天线元件的环形状的面积增加会阻碍芯片的进一步的小型化。接着，使配线的宽度增加必须将设计规则至少部分地放宽，阻碍配线的进一步的高密度化或工艺的进一步的简单化。进而，使天线元件的圈数增加，随着构成天线元件的配线的长度的增加天线元件的电阻也增加。工艺越微细，该电阻的增加就越大地影响到在线圈天线间传送的信号的强度，特别在高频带中将阻碍信号强度的上升。
[0011]
【发明内容】
[0012]本发明的目的是提供一种将非接触通信的信号强度在高频带中也维持得较高、并能够使可靠性进一步提高的非接触通信系统。
[0013]用于解决技术问题的手段
[0014]本发明的一观点的天线具备至少两根天线元件、第I连接端、第2连接端、第I分岔部及第2分岔部。天线元件由芯片上的配线形成。第I连接端和第2连接端连接于芯片上的电路。第I分岔部将天线元件的各自的一端结合为I个，向第I连接端连接。第2分岔部将天线元件的各自的另一端结合为I个，向第I连接端连接。
[0015]本发明的一观点的非接触通信系统是在包括第I芯片的装置与包括第2芯片的装置之间实现非接触通信的系统。第I芯片具备发送电路和发送天线。发送电路将并行数据向差动信号变换。发送天线将该差动信号向第2芯片发送。第2芯片具备接收天线和接收电路。接收天线从发送天线接受差动信号。接收电路将该差动信号向并行数据变换。发送天线和接收天线分别由本发明的上述技术方案的天线构成。
[0016]发明效果
[0017]在本发明的上述技术方案的天线中，至少两根天线元件将第I分岔部与第2分岔部之间连接。因而，即使构成各天线元件的配线的宽度被限制得较小，也能够使两个分岔部之间的电阻充分变低。此外，能够在将该电阻维持得较低的状态下使各天线元件充分变长。结果，本发明的上述观点的非接触通信系统将信号强度在高频带中也维持得较高，能够使可罪性进一步提闻。
【专利附图】
【附图说明】
[0018]图1是表示本发明的实施方式I的三维集成电路的构造的分解装配图。
[0019]图2是表示沿着图1所示的直线II — II的截面的示意图。
[0020]图3是在图1所示的天线区域之一中包含的线圈天线的平面图。
[0021]图4是位于图3所示的线圈天线的正上方或正下方的线圈天线的平面图。
[0022]图5是表示在图1所示的芯片中被用于通信的要素的框图。
[0023]图6是表示仅包含I根天线元件的线圈天线和图3所示的线圈天线各自的平面图、以及各自的增益的频率特性的曲线图。
[0024]图7是线圈天线的变形例I的平面图。
[0025]图8是线圈天线的变形例2的平面图。
[0026]图9是线圈天线的变形例3的平面图。
[0027]图10是线圈天线的变形例4的平面图。
[0028]图11是线圈天线的变形例5的平面图。[0029]图12 (a)是线圈天线的变形例6的平面图。图12 (b)是表示图12 (a)所示的线圈天线能够作为分岔部采用的配线的构造的另一例的放大平面图。
[0030]图13是线圈天线的变形例7的立体图。
[0031]图14是线圈天线的变形例8的立体图。
[0032]图15是线圈天线的变形例9的立体图。
[0033]图16是本发明的实施方式2的非接触通信系统的示意图。
【具体实施方式】
[0034]以下，参照附图对本发明的实施方式进行说明。 [0035]〈〈实施方式I?
[0036]图1是表示本发明的实施方式I的三维集成电路的构造的分解装配图。参照图1，该集成电路100包括多个芯片110、120、130、140、150和I片插片(interposer) 160。这些芯片110 - 150交替地层叠在该插片160之上。各芯片110、…、150包括多个核心(core)电路111、多个天线区域112及通信电路113。这些要素111、112、113被在图1中没有表示的配线层覆盖，通过该配线层相互连接。各核心电路111实现CPU、存储器阵列、DSP(DigitalSignal Processor:数字信号处理器)、PLD(Programmable Logic Device:可编程逻辑设备)、随机逻辑电路等的各功能。天线区域112以格状配置在各芯片110、…、150之上，分别包括I个线圈天线。各线圈天线连接在通信电路113上。当将芯片110 - 150相互层叠时，各天线区域112被配置到其他芯片的天线区域的正上方或正下方。由此，各线圈天线被与其他芯片的线圈天线同心地配置。通信电路113电连接在相同芯片上的核心电路111上。通信电路113从核心电路111接收并行数据，将该数据向差动信号变换，向某个天线区域112传送。相反，通信电路113从某个天线区域112接收由线圈天线捕捉到的差动信号，将该差动信号向并行数据变换，向某个核心电路111传送。
[0037]图2是表示沿着图1所示的直线II — II的截面的示意图。参照图2，在芯片110、120、…、150之间填充有粘接层210、220、230、240，将芯片相互接合。各芯片110、…、150的天线区域112被配置在其他芯片的天线区域的正上方或正下方。当在某个天线区域112内电流流到线圈天线中时，由此产生的磁通MGF将位于该天线区域112的正上方及正下方的天线区域内的线圈天线贯穿。由此，在这些线圈天线间发生感应耦合。即，如果在某个线圈天线中电流变化，则磁通随之而变化，所以在其他线圈天线中产生电动势。这样，能够利用这些线圈天线进行芯片间通信。最下层的芯片150与插片160之间被用微凸块(micix)bump) 250连接，插片160与外部端子(在图2中没有表示)之间被用凸块260连接。
[0038]一般而言，天线的典型的尺寸与该天线实现的通信距离大致相等。芯片间通信的通信距离由芯片110、…、150的各厚度和芯片间隔、即由各粘接层210、…、240的厚度决定，所以线圈天线的尺寸根据芯片的制造工艺和层叠方法而不同。例如，在芯片的厚度是一百几十μ m、芯片间隔是几十μ m的情况下，在各天线区域112中线圈天线所占的面积被设定为几μ m2~几mm2。
[0039]图3是在图1所示的天线区域之一中包含的线圈天线的平面图。该线圈天线300被用于从相同的芯片上的通信电路113向其他芯片的发送。参照图3，该线圈天线300包括第I连接端301、第2连接端302、第I天线元件311、第2天线元件312、第I分岔部321及第2分岔部322。第I连接端301和第2连接端302连接在相同芯片上的通信电路113上，从该通信电路113接受差动信号。即，第I连接端301接受的信号电压与第2连接端302接受的信号电压是反相位。第I天线元件311、第2天线元件312、第I分岔部321及第2分岔部322都由芯片上的配线形成。这里，配线的宽度根据设计规则而为一定。第I天线元件311和第2天线元件312是同心的环形状，第2天线元件312在第I天线元件311的内侧与第I天线元件311并行。该环形状实质上是方形的螺旋，从外侧朝向内侧逆时针卷绕了 3圈。在各天线元件311、312描绘的螺旋的各个角CRN上，将配线以比90度大的角度Θ弯折各两次。第I天线元件311描绘的螺旋的间隔在各角CRN被维持为一定值GSC，在各边SID被维持为一定值GSS。角CRN上的螺旋的间隔GSC比边上的间隔GSS大。进而，该螺旋的间隔GSC、GSS是第I天线元件311与第2天线元件312的间隔GTC、GTS的2倍。因而，第2天线元件312描绘的螺旋位于第I天线元件311描绘的螺旋的中间。第I分岔部321将第I天线元件311和第2天线元件312的各自的一端结合为I个，向第I连接端301连接。第2分岔部322将第I天线元件311和第2天线元件312的各自的另一端结合为I个，向第2连接端302连接。因此，在第I连接端301与第2连接端302之间，伴随着差动信号的电流分开流到两条天线元件311、312中。
[0040]螺旋的角CRN的配线的弯折的角度Θ比90度大，例如是135度。进而，在各分岔部321、322，第2天线元件312的端部相对于第I天线元件311的端部倾斜地、例如以45度的角度相交。因而，在各天线元件311、312中流动的电流在螺旋的4个角CRN和两个分岔部321、322的任意一个中，起因于反射的紊乱都较小。结果，在千兆赫兹水平的高频带、特别是IOGHz以上，信号的损失被抑制，所以线圈天线300的增益在高频带中也足够高。此夕卜，在各分岔部321、322中，通过调节第2天线元件312的端部相对于第I天线元件311的端部的角度，能够使两根天线元件311、312的全长大致相等而一致。由此，随着各天线元件311、312的圈数(在图3中是“3”)增加，线圈天线300的电感增加。另一方面，线圈天线300的电阻等于各天线元件311、312的电阻的大致一半。
[0041]图4是位于图3所示的线圈天线的正上方或正下方的线圈天线的平面图。该线圈天线400被用于从图3所示的线圈天线300进行接收。比较图3、图4可知，该线圈天线400与图3所示的线圈天线300处于镜像的关系。具体而言，该线圈天线400与图3所示的线圈天线300同样,包括第I连接端401、第2连接端402、第I天线元件411、第2天线元件412、第I分岔部421及第2分岔部422。第I天线元件411、第2天线元件412、第I分岔部421及第2分岔部422都由芯片上的配线形成。第I天线元件411和第2天线元件412与图3所示的两根天线元件311、312同样，实质上描绘方形的螺旋。但是，该螺旋与图3所示的螺旋相反，从外侧朝向内侧顺时针地卷绕。第I分岔部421将第I天线元件411和第2天线元件412的各自的一端结合为I个，向第I连接端401连接。第2分岔部422将第I天线元件411和第2天线元件412的各自的一端结合为I个，向第2连接端402连接。第I连接端401和第2连接端402连接在相同的芯片上的通信电路113上。该通信电路113通过这些连接端401、402，检测被两根天线元件411、412捕捉到的来自图3所示的线圈天线300的差动/[目号。
[0042]图5是表示在图1所示的芯片中被用于通信的要素的框图。参照图5，第I芯片510和第2芯片520是图1所示的芯片110 — 150中的两片。第I芯片510包括发送电路511和发送天线512。发送电路511包含在第I芯片510上的通信电路113中。发送天线512是包括第I芯片510上的天线区域112的某个的线圈天线300。第2芯片520包括接收电路521和接收天线522。接收电路521包含在第2芯片520上的通信电路113中。接收天线522是包含位于第2芯片520上的天线区域112中的第I芯片510上的天线区域112的正上方或正下方者的线圈天线400。
[0043]再参照图5，发送电路511包括8b/IOb编码部501、并行/串行变换部502及发送缓冲器503，接收电路521包括接收缓冲器504、时钟复原部505、串行/并行变换部506及8b/10b解码部507。8b/10b编码部501从发送源的核心电路111接收8比特的并行数据DAT，将该数据DAT变换为10比特的并行数据。并行/串行变换部502将该10比特的并行数据变换为串行数据。这里，该串行数据的各比特被按照规定的时钟信号CLK送出。发送缓冲器503按照该串行数据使差动信号的电压变化。该差动信号被向发送天线512送出。由此，在发送天线512中流动的电流变化，对应于该变化，贯穿发送天线512和接收天线522的磁通MGF变化，所以在接收天线522中产生电动势。接收缓冲器504将该电动势的变化作为差动信号的电压变化进行放大，向时钟复原部505传递。时钟复原部505将该电压变化整形为串行数据，并根据该电压变化将时钟信号CLK复原。串行/并行变换部506将该串行数据变换为10比特的并行数据。8b/10b解码部507从该10比特的并行数据将8比特的并行数据DAT解码，向目的地的核心电路111送出。这样，从第I芯片510的核心电路向第2芯片520的核心电路传递8比特的并行数据DAT。
[0044][实施方式I的优点]
[0045]图6是仅包含I根天线元件的线圈天线(以下，称作第I线圈天线)和图3所示的线圈天线(以下，称作第2线圈天线)的各自的平面图、以及表示各自的增益的频率特性的曲线图。参照图6，第I线圈天线600包括第I连接端601、第2连接端602及I根天线元件611。第I连接端601和第2连接端602从相同芯片上的通信电路113接受差动信号。天线元件611与图3所示的两根天线元件311、312同样由芯片上的配线形成，实质上描绘方形的螺旋。配线的宽度、间隔及螺旋的尺寸在两线圈天线600、300中是共用的。另一方面，第I线圈天线600的天线元件611的圈数是第2线圈天线300的各天线元件311、312的圈数的2倍=6。结果，第I线圈天线600与第2线圈天线300相比，面积和圈数相当，而另一方面，从第I连接端到第2连接端的配线的长度是大致2倍。因而，第I线圈天线600与第2线圈天线300电感相等、但另一方面电阻值是大致4倍。由此，在两线圈天线600、300中，在增益的频率特性上发生差别。图6所示的虚线的曲线图表示第I线圈天线600的增益的频率特性，实线的曲线图表示第2线圈天线300的增益的频率特性。根据这些曲线图可知，第2线圈天线300与第I线圈天线600不同，在千兆赫兹水平的高频带、特别是IOGHz以上增益足够高(参照在图6中用单点划线包围的区域RGN)。
[0046]这样，在本发明的实施方式I的三维集成电路中，在芯片间的非接触通信中利用的线圈天线300包括两根天线元件311、312。这些天线元件311、312将第I分岔部321与第2分岔部322之间连接，相互并行而描绘同心的螺旋。因而，即使配线的宽度被设计规则限制为一定值，也能够在将线圈天线300的电感维持得较高的状态下使线圈天线300的电阻充分变低。结果，本发明的实施方式I的三维集成电路将芯片间的非接触通信中的信号强度在千兆赫兹水平的高频带特别是IOGHz以上也维持得较高，能够使可靠性进一步提闻ο
[0047]〈〈变形例>>
[0048](A)图3所示的线圈天线300是发送用，图4所示的线圈天线400是接收用。也可以相反，前者300是接收用，后者400是发送用。除此以外，也可以将这些线圈天线300、400兼用于收发。此外，线圈天线的圈数并不限定于图3、图4所示的值“3”，只要是I以上就可以，也可以是半整数。进而，也可以与图3、图4所示不同，在发送天线和接收天线的两者中螺旋的方向相同。发送天线和接收天线也可以与图3、图4所示不同，也可以不处于镜像的关系，也可以一方的尺寸比另一方的尺寸大。
[0049](B)在图5中，发送侧的芯片和接收侧的芯片是1:1。除此以外，发送侧的芯片和接收侧的芯片的某个或两者也可以是多个。在哪种情况下，都如图1、图2所示，在发送侧和接收侧的各芯片中，将同心配置的线圈天线用于通信。
[0050](C)图7是线圈天线的变形例I的平面图。参照图7，该线圈天线700与图3所示的线圈天线300相比，第I天线元件711和第2天线元件712的环形状不同。其他特征与图3所示的线圈天线300是同样的。第I天线元件711和第2天线元件712是同心的环形状，第2天线元件712在第I天线元件711的内侧与第I天线元件711并行。其环形状实质上是方形的螺旋，从外侧朝向内侧逆时针卷绕3圈。第I天线元件711描绘的螺旋与图3所示的螺旋不同，是等间隔的。即，角CRN上的螺旋的间隔GSC与边上的间隔GSS相等。进而，第I天线元件711和第2天线元件712等间隔地配置，其间隔GTC=GTS是第I天线元件711描绘的螺旋的间隔GSC=GSS的1/2。因而，在天线元件711、712的整体中配线是等间隔的，所以通过流过这些配线的电流产生的磁场在螺旋的4个角CRN的哪个中都只发生较小的紊乱。结果，信号的损失被抑制，所以线圈天线700的增益足够高。
[0051](D)图8是线圈天线的变形例2的平面图。参照图8，该线圈天线800与图7所示的线圈天线700相比，第I分岔部821和第2分岔部822的形状不同。其他特征与图7所示的线圈天线700是同样的。参照图8，在各分岔部821、822中，与图3所示的321、322不同，第I天线元件711的端部和第2天线元件712的端部的两者在共用配线831、832的一端，相对于该共用配线831、832倾斜地以例如45度的角度相交。各共用配线831、832的另一端连接在各连接端301、302上。在这些分岔部821、822中，也与图7所示的分岔部321、322同样，流过各天线元件711、712的电流的起因于反射的紊乱较小。结果，信号的损失被抑制，所以线圈天线800的增益足够高。
[0052](E)图9是线圈天线的变形例3的平面图。参照图9，该线圈天线900与图3所示的线圈天线300相比，第I天线元件911和第2天线元件912的环的形状不同。其他特征与图3所示的线圈天线300是同样的。第I天线元件911和第2天线元件912是同心的环形状，第2天线元件912在第I天线元件911的内侧与第I天线元件911并行。其环形状实质上是方形的螺旋，从外侧朝向内侧逆时针地卷绕3圈。与图7所示的天线元件711、712同样，第I天线元件911描绘的螺旋是等间隔，第I天线元件911和第2天线元件912等间隔地配置。另一方面，与图7所示的天线元件711、712不同，第I天线元件911与第2天线元件912的间隔GTS比第I天线元件711描绘的螺旋的间隔GSS的1/2小。因而，流过第I天线元件911的各部的电流与流过在其内侧相邻接的第2天线元件912的部分的电流强烈地相互影响，另一方面，不易从流过各天线元件911、912的其他部分的电流受到影响。结果，信号的失真被抑制，所以线圈天线900的性能足够高。
[0053](F)图10是线圈天线的变形例4的平面图。参照图10，在该线圈天线1000中，与图9所示的线圈天线900相比，第2连接端1002的位置距线圈天线的中心较近。其他特征与图9所示的线圈天线900是同样的。特别是，第I天线元件1011和第2天线元件1012与图9所示的911、912同样，实质上描绘出方形的螺旋，从外侧朝向内侧逆时针卷绕3圈。进而，第I天线元件1011描绘的螺旋是等间隔，第I天线元件1011和第2天线元件1012等间隔地配置。另一方面，与图9所示的天线元件911、912相比，第I天线元件1011描绘的螺旋的间隔GSS和第I天线元件1011与第2天线元件1012的间隔GTS相比极端地大。因而，流过第I天线元件1011的各部的电流与流过在其内侧相邻接的第2天线元件1012的部分的电流强烈地相互影响，另一方面，从流过各天线元件1011、1012的其他部分的电流几乎不受影响。结果，信号的失真被抑制，所以线圈天线1000的性能足够高。此外，线圈天线1000生成的磁场在比图9所示的线圈天线900生成的磁场大的范围中是均匀的。在此情况下，容易调节该芯片的位置，以使该磁场将别的芯片上的线圈天线贯穿。在该意义下，图10所示的线圈天线1000容易与别的线圈天线建立感应耦合。
[0054](G)图11是线圈天线的变形例5的平面图。参照图11，在该线圈天线1100中，与图7所示的线圈天线700相比，第2连接端1102的位置距线圈天线的中心较近。其他特征与图7所示的线圈天线700是同样的。特别是，第I天线元件1111和第2天线元件1112与图7所示的711、712同样，实质上描绘方形的螺旋，从外侧朝向内侧逆时针卷绕3圈。第I天线元件1111描绘的螺旋是等间隔的。第I天线元件1111和第2天线元件1112等间隔地配置，其间隔GTS是第I天线元件1111描绘的螺旋的间隔GSS的1/2。因而，在天线元件1111、1112的整体中配线是等间隔的，所以通过流过这些配线的电流产生的磁场在螺旋的4个角CRN的哪个中都只发生较小的紊乱。结果，信号的损失被抑制，所以线圈天线1100的增益足够高。此外，配线的间隔与图7所示相比很大，所以流过天线元件1111、1112的各部的电流从流过其他部分的电流几乎不受影响。结果，信号的失真被抑制，所以线圈天线1100的性能足够高。而且，线圈天线1100生成的磁场在比图7所示的线圈天线700生成的磁场大的范围中是均匀的。在此情况下，容易调节该芯片的位置，以使该磁场将别的芯片上的线圈天线贯穿。在该意义下，图11所示的线圈天线1100容易与别的线圈天线建立感应耦合。
[0055] (H)图12 Ca)是线圈天线的变形例6的平面图。参照图12 (a)，在该线圈天线1200中，与图8所示的线圈天线800不同，3根天线元件1211、1212、1213在第I分岔部1221与第2分岔部1222之间并行。其他特征与图8所示的线圈天线800是同样的。特别是，各天线元件1211、…、1213是同心的环形状，第2天线元件1212在第I天线元件1211的内侧与第I天线元件1211并行，第3天线元件1213在第2天线元件1212的内侧与第2天线元件1212并行。其环形状实质上是方形的螺旋，从外侧朝向内侧逆时针卷绕了两圈。由于各天线元件1211、…、1213的圈数是“2”，所以线圈天线1200的配线整体中的圈数是“6”。因而，线圈天线1200的电感与图8所示的线圈天线800的电感大致相等。另一方面，线圈天线1200的电阻等于各天线元件1211、…、1213的电阻的约1/3。由于各天线元件1211、…、1213比图8所示的各天线元件711、712短，所以线圈天线1200的电阻比图8所示的线圈天线800的电阻的2/3倍低。因而，线圈天线1200的增益在千兆赫兹水平的高频带特别是IOGHz以上更高。[0056]再参照图12 (a)，第I天线元件1211描绘的螺旋是等间隔的。此外，3根天线元件1211、1212、1213相互等间隔地配置，其间隔GT1、GT2是第I天线元件1211描绘的螺旋的间隔GSS的1/3。因而，在天线元件1211 - 1213的整体中，配线是等间隔的，所以通过流过这些配线的电流产生的磁场在螺旋的4个角CRN的哪个中都只发生较小的紊乱。而且，在各分岔部1221、1222中，第I天线元件1211的端部和第3天线元件1213的端部的两者在第2天线元件1212上的相同位置上，相对于第2天线元件1212的端部倾斜地以例如45度的角度相交。在此情况下，流过各天线元件1211、...、1213的电流在两个分岔部1221、1222的哪个中，起因于反射的紊乱都较小。以上的结果是，螺旋的角CRN和分岔部1221、1222处的信号的损失被抑制，所以线圈天线1200的增益足够高。
[0057]图12 (b)是表示图12 (a)所示的线圈天线作为分岔部能够采用的配线的构造的另一例的放大平面图。在图12 (b)所示的分岔部，与图12 (a)所示的1221、1222不同，第2天线元件1212相对于第I天线元件1211倾斜地以例如45度相交，在与该交点不同的位置，第3天线元件1213相对于第2天线元件1212倾斜地以例如45度相交。在该分岔部中，也与图12 (a)所示的分岔部1221、1222同样，流过各天线元件1211、…、1213的电流起因于反射的紊乱较小。结果，信号的损失被抑制，所以线圈天线1200的增益足够高。此外，在该分岔部，通过独立调节第2天线元件1212的端部相对于第I天线元件1211的端部的角度、和第3天线元件1213的端部相对于第2天线元件1212的端部的角度，能够使3根天线元件1211、…、1213的全长大致相等而一致。由此，哪个天线元件1211、…、1213都呈现大致相同的电阻，所以线圈天线1200的性能更高。
[0058](I)图13是线圈天线的变形例7的立体图。参照图13，芯片包括第I配线层TR1、第2配线层TR2及层间绝缘膜INS。两片配线层TR1、TR2被层间绝缘膜INS分隔，线圈天线1300跨越这两片配线层TR1、TR2而形成。具体而言，该线圈天线1300在第I配线层TRl中包括第I连接端1301、第I天线元件的一半1311、第2天线元件的一半1312及第I分岔部1351，在第2配线层TR 2中包括第2连接端1302、第I天线元件的其余一半1331、第2天线元件的其余一半1332及第2分岔部1352，在层间绝缘膜INS中包括4种通孔1321、1322、1341、1342。第I连接端1301和第2连接端1302连接在相同芯片上的通信电路113上，从该通信电路113接受差动信号。第I配线层TRl上的第I天线元件的部分1311通过第I通孔1321和第3通孔1341连接在第2配线层TR2上的第I天线元件的部分1331上。第I配线层TRl上的第2天线元件的部分1312通过第2通孔1322和第4通孔1342连接在第2配线层TR2上的第2天线元件的部分1332上。这样，第I天线元件和第2天线元件描绘同心的螺旋。当从与芯片的表面垂直的方向观察时，各天线元件描绘的螺旋的形状实质上是方形，从外侧朝向内侧逆时针卷绕3圈。在第I配线层TRl中，第2天线元件1312在第I天线元件1311的内侧与第I天线元件1311并行，在第2配线层TR2中相反，第I天线元件1331在第2天线元件1332的内侧与第2天线元件1332并行。由此，能够使两根天线元件的全长更高精度地一致。第I分岔部1351将第I天线元件1311和第2天线元件1312的各自的一端结合为I个，向第I连接端1301连接。第2分岔部1352将第I天线元件1331和第2天线元件1332的各自的一端结合为I个，向第2连接端1302连接。
[0059]在图13中，以容易观察线圈天线1300的构造的目的，相对于与芯片的表面平行的方向的比例尺，将垂直的方向的比例尺夸大表示。即，各通孔1321、1322、1341、1342的长度实际上相比与芯片的表面平行的方向的线圈天线1300的大小是充分小的。因而，通过通孔1321、…、1342的附近的电流的紊乱及流过通孔1321、…、1342的电流产生的磁场都足够小。结果，由线圈天线1300产生的磁场在芯片的法线方向上最强，所以线圈天线1300能够与配置在其正上方及正下方的别的线圈天线建立足够强的感应耦合。
[0060](J)图14是线圈天线的变形例8的立体图。参照图14，与图13同样，芯片包括第I配线层TR1、第2配线层TR2及层间绝缘膜INS，线圈天线1400跨越这两片配线层TR1、TR2而形成。具体而言，该线圈天线1400在第I配线层TRl中包括第I连接端1401、第I天线元件的第I部分1411和第3部分1451、第2天线元件的第I部分1412和第3部分1452、以及第I分岔部1491，在第2配线层TR2中包括第2连接端1402、第I天线元件的第2部分1431和第4部分1471、第2天线元件的第2部分1432和第4部分1472、以及第2分岔部 1492，在层间绝缘膜 INS 中包括 8 种通孔 1421、1422、1441、1442、1461、1462、1481、1482。第I连接端1401和第2连接端1402连接在相同芯片上的通信电路113上，从该通信电路113接受差动信号。第I天线元件的第I部分1411通过第I通孔1421连接在第I天线元件的第2部分1431上，该第2部分1431通过第3通孔1441连接在第I天线元件的第3部分1451上，该第3部分1451通过第5通孔1461连接在第I天线元件的第4部分1471上，该第4部分1471通过第7通孔1481连接在第I天线元件的第I部分1411上。第2天线元件的第I部分1412通过第2通孔1422连接在第2天线元件的第2部分1432上，该第2部分1432通过第4通孔1442连接在第2天线元件的第3部分1452上，该第3部分1452通过第6通孔1462连接在第2天线元件的第4部分1472上，该第4部分1472通过第8通孔1482连接在第2天线元件的第I部分1412上。这样，第I天线元件和第2天线元件描绘同心的螺旋。当从与芯片的表面垂直的方向观察时，各天线元件描绘的螺旋的形状实质上是方形，从外侧朝向内侧逆时针地卷绕了 3圈。在第I配线层TRl中，第2天线元件的第I部分1412在第I天线元件的第I部分1411的内侧与该第I部分1411并行，第2天线元件的第3部分1452在第I天线元件的第3部分1451的内侧与该第3部分1451并行。在第2配线层TR2中，第I天线元件的第2部分1431在第2天线元件的第2部分1432的内侧与该第2部分1432并行，第I天线元件的第4部分1471在第2天线元件的第4部分1472的内侧与该第4部分1472并行。由此，能够使两根天线元件的全长更高精度地一致。第I分岔部1491将第I天线元件的第I部分1411和第2天线元件的第I部分1412的各自的一端结合为I个，向第I连接端1401连接。第2分岔部1492将第I天线元件的第4部分1471和第2天线元件的第4部分1472的各自的一端结合为I个，向第2连接端1402连接。
[0061]在图14中，与图13同样,相对于与芯片的表面平行的方向的比例尺,将垂直的方向的比例尺夸大表示。即，各通孔1421、…、1482的长度实际上相比芯片的表面的方向上的线圈天线1400的大小足够小。因而,与图13所示的线圈天线1300同样,线圈天线1400能够与配置在其正上方及正下方的别的线圈天线建立足够强的感应耦合。
[0062](K)图15是线圈天线的变形例9的立体图。参照图15，与图13同样，芯片包括第I配线层TR1、第2配线层TR2及层间绝缘膜INS，线圈天线1500跨越这两片配线层TR1、TR2而形成。具体而言，该线圈天线1500在第I配线层TRl中包括第I连接端1501和第I天线元件1511，在第2配线层TR2中包括第2连接端1502和第2天线元件1512，在层间绝缘膜INS中包括两个通孔1521、1522。第I连接端1501和第2连接端1502连接在相同的芯片上的通信电路113上，从该通信电路113接受差动信号。第I天线元件1511和第2天线元件1512是在配线的成形误差的范围内完全相同的尺寸及环形状，优选的是配置为，从与芯片的表面垂直的方向观察整体重叠。该环形状实质上是方形的螺旋，从外侧朝向内侧逆时针卷绕了 3圈。特别是，两根天线元件1511、1512的全长实质上相等。第I通孔1521将第2天线元件1512的一端连接到第I天线元件1511的一端上，构成第I分岔部1531。第I分岔部1531向第I连接端1501连接。第2通孔1522将第I天线元件1511的另一端连接到第2天线元件1512的另一端上，构成第2分岔部1532。第2分岔部1532向第2连接端1502连接。
[0063]在图15中，与图13同样,相对于与芯片的表面平行的方向的比例尺,将垂直的方向的比例尺夸大表示。即，各通孔1521、1522的长度实际上与各天线元件1511、1512的尺寸相比足够小。因而，与图13所示的线圈天线1300同样，线圈天线1500能够与配置在其正上方及正下方的别的线圈天线建立足够强的感应耦合。
[0064]〈〈实施方式2?
[0065]图16是本发明的实施方式2的非接触通信系统的示意图。参照图16，该系统包括内置在便携电话CPH中的第I芯片1610、和内置在托架(cradle)CRD中的第2芯片1620，被用于便携电话CPH与托架CRD之间的数据交换。
[0066]第I芯片1610被安装在便携电话CPH的壳体的表面附近，包括第I线圈天线1611和第I收发电路1612。第I线圈天线1611由第I芯片1610上的配线形成，通过第I芯片1610的配线层(在图16中没有表示)连接在第I收发电路1612上。第I线圈天线1611是与图3所示的线圈天线300同样的形状，特别是在第I线圈天线1611的两端间，两根天线元件并行地描绘同心的螺旋。第I收发电路1612包括与图5所示的发送电路511及接收电路521同样的要素。第I收发电路1612利用这些要素，将来自CPU等的并行数据变换为差动信号，向第I线圈天线1611送出，相反，将由第I线圈天线1611检测出的差动信号变换为并行数据，向CPU等送出。
[0067]托架CRD外装或内置在个人计算机等的信息设备中，在其壳体的上面，包括能够载置便携电话CPH的部分。第2芯片1620安装在该部分的表面附近，包括第2线圈天线1621和第2收发电路1622。第2线圈天线1621由第2芯片1620上的配线形成，通过第2芯片1620的配线层(在图16中没有表示)连接在第2收发电路1622上。第2线圈天线1621是与图4所示的线圈天线400同样的形状，特别是，在第2线圈天线1621的两端间，两根天线元件并行地描绘同心的螺旋。当便携电话CPH被正确地载置在托架CRD的上面时，第I线圈天线1611被同心配置在第2线圈天线1621的正上方。由此，在两线圈天线1611、1621之间建立感应耦合，能够传送差动信号。第2收发电路1622包括与图5所示的发送电路511及接收电路521同样的要素。第2收发电路1622利用这些要素，将来自信息设备的并行数据变换为差动信号并向第2线圈天线1620送出，相反，将由第2线圈天线1620检测出的差动信号变换为并行数据并向CPU等送出。结果，信息设备能够通过托架CRD与便携电话CPH交换数据。 [0068]如图16所示，在本发明的实施方式2的非接触通信系统中，形成在两片芯片1610、1620的各自上的线圈天线1611、1621与图3、4所示的300、400同样，包括两根天线元件。这些天线元件在线圈天线1611、1621的两端间并行地描绘同心的螺旋。因而，即使配线的宽度被设计规则限制为一定值，也能够在将线圈天线1611、1621的电感维持得较高的状态下，使线圈天线1611、1621的电阻充分变低。结果，本发明的实施方式2的非接触通信系统将芯片1610、1620间的非接触通信的信号强度在千兆赫兹水平的高频带特别是IOGHz以上
也维持得较高，能够使可靠性进一步提高。
[0069]本发明的实施方式2的非接触通信系统除了便携电话CPH以外，也可以用于便携游戏机、电视游戏机的控制器、便携信息终端或数字照相机等的移动设备与托架CRD之间的数据交换。除此以外，该系统也可以用于不同的移动设备之间、或IC卡与读卡器之间的数据交换。
[0070]? 附记 >>
[0071]基于本发明的上述实施方式，本发明也可以从以下的观点赋予特征。
[0072]在本发明的一个观点的天线中，也可以是，上述至少两根天线元件是同心的环形状，相互并行。由此，能够在将天线的电感维持得高的状态下使其电阻充分变低。
[0073]也可以是，各天线元件的环形状实质上是方形，在该方形的角部，配线以比90度大的角度至少弯折两次。在此情况下，流过各天线元件的电流在哪个角上起因于反射的紊乱都较小。结果，特别在高频带中信号的损失被抑制。
[0074]各天线元件的环 形状也可以是等间隔的螺旋。此外，也可以至少两根天线元件等间隔地配置。在此情况下，通过流过这些天线元件的电流产生的磁场仅发生较小的紊乱。结果，信号的损失被抑制。
[0075]也可以是，在第I分岔部和第2分岔部的各自中，至少两根天线元件以比90度小的角度相交。也可以是，在第I分岔部和第2分岔部的至少某个中，至少两根天线元件中的I根笔直地延伸，另I根相对于该I根斜向相交。除此以外，也可以是，在第I分岔部和第2分岔部的至少某个中，至少两根天线元件分别相对于芯片上的I根配线以相同的角度相交。在哪种情况下，流过各天线元件的电流在哪个分岔部中起因于反射的紊乱都较小。结果，特别在高频带中信号的损失被抑制。此外，通过在各分岔部中调节天线元件的间的角度，能够使各天线元件的全长大致相等而一致。由此，能够将天线的电感和电阻同时调节为适当的值。
[0076]在本发明的另一观点的天线中，也可以是，芯片包括第I配线层和第2配线层；至少两根天线元件分别包括:属于第I配线层的第I部分；属于第2配线层的第2部分；将第I部分与第2部分之间连接的至少两个通孔。此外，也可以是，至少两根天线元件中的I根属于第I配线层，另I根属于第2配线层；第I分岔部和第2分岔部分别包括将第I配线层与第2配线层之间连接的通孔。在哪种情况下，都能够使各天线元件的全长更高精度地一致，所以更容易将天线的电感和电阻同时调节为适当的值。
[0077]本发明的一观点的发送装置具备发送电路和发送天线。发送电路将并行数据向差动信号变换。发送天线形成在芯片上，将差动信号从发送电路向另一芯片发送。发送天线包括至少两根天线元件、第I连接端、第2连接端、第I分岔部及第2分岔部。各天线元件由芯片上的配线形成。第I连接端和第2连接端连接在发送电路上。第I分岔部将各天线元件的一端结合为I个，向第I连接端连接。第2分岔部将各天线元件的另一端结合为I个，向第2连接端连接。
[0078]在该发送装置中，至少两根天线元件将第I分岔部与第2分岔部之间连接。因而，即使构成各天线元件的配线的宽度被限制得较小，也能够使两个分岔部之间的电阻充分变低。此外，能够在将该电阻维持得较低的状态下使各天线元件充分变长。结果，上述的发送电路将信号强度在高频带中也维持得较高，能够使可靠性进一步提高。
[0079]本发明的一观点的接收装置具备接收天线和接收电路。接收天线形成在芯片上，从别的芯片接受差动信号。接收电路将该差动信号向并行数据变换。接收天线包括至少两根天线元件、第I连接端、第2连接端、第I分岔部及第2分岔部。各天线元件由芯片上的配线形成。第I连接端和第2连接端连接在接收电路上。第I分岔部将各天线元件的一端结合为I个，向第I连接端连接。第2分岔部将各天线元件的另一端结合为I个，向第2连接端连接。
[0080]在该接收装置中，至少两根天线元件将第I分岔部与第2分岔部之间连接。因而，即使构成各天线元件的配线的宽度被限制得较小，也能够使两个分岔部之间的电阻充分变低。此外，能够在将该电阻维持得较低的状态下，使各天线元件充分变长。结果，上述接收电路将接收灵敏度在高频带中也维持得较高，能够使可靠性进一步提高。
[0081]本发明的一观点的三维集成电路是将第I芯片和第2芯片层叠的结构，具备发送电路、发送天线、接收天线及接收电路。发送电路形成在第I芯片上，将并行数据向差动信号变换。发送天线形成在第I芯片上，将该差动信号向第2芯片发送。接收天线形成在第2芯片上，从发送天线接受差动信号。接收电路形成在第2芯片上，将该差动信号向并行数据变换。发送天线包括第I天线元件、第2天线元件、第I连接端、第2连接端、第I分岔部及第2分岔部。第I天线元件和第2天线元件由第I芯片上的配线形成。第I连接端和第2连接端连接在发送电路上。第I分岔部将第I天线元件和第2天线元件的各自的一端结合为I个，向第I连接端连接。第2分岔部将第I天线元件和第2天线元件的各自的另一端结合为I个，向第2连接端连接。接收天线包括第3天线元件、第4天线元件、第3连接端、第4连接端、第3分岔部及第4分岔部。第3天线元件和第4天线元件由第2芯片上的配线形成。第3连接端和第4连接端连接在接收电路上。第3分岔部将第3天线元件和第4天线元件的各自的一端结合为I个，向第3连接端连接。第4分岔部将第3天线元件和第4天线元件的各自的另一端结合为I个，向第4连接端连接。
[0082]该三维集成电路将发送天线和接收天线用于第I芯片与第2芯片之间的非接触通信。在各天线中，两根天线元件将两个分岔部之间连接。因而，即使配线的宽度被设计规则限制为一定值，也能够在将各天线的电感维持得较高的状态下使其电阻变得足够低。结果，该三维集成电路将芯片间的非接触通信中的信号强度即使在千兆赫兹水平的高频带、特别是IOGHz以上也维持得较高，能够使可靠性进一步提高。
[0083]产业上的可利用性
[0084]本发明关于非接触通信系统，如上述那样，使两根以上的天线元件并行于天线的两端间。这样，本发明显然能够在产业上利用。
[0085]标号说明
[0086]300线圈天线
[0087]301第I连接端
[0088]302第2连接端
[0089]311第I天线元件[0090]312第2天线元件
[0091]321第I分岔部
[0092]322第2分岔部
[0093]CRN天线元件描绘的螺旋的角
[0094]GSC第I天线元件描绘的螺旋的角上的该螺旋的间隔
[0095]GSS第I天线元件描绘的螺旋的边上的该螺旋的间隔
[0096]GTC两根天线元件描绘的螺旋的角上的这些天线元件的间隔
[0097]GTS两根天线元件描绘的螺旋的边上的这些天线元件的间隔。
【权利要求】
1.一种天线，其特征在于，具备: 至少两根天线元件，由芯片上的配线形成； 第1连接端和第2连接端，连接于上述芯片上的电路； 第1分岔部，将上述至少两根天线元件的各自的一端结合为1个，向上述第1连接端连接；以及 第2分岔部，将上述至少两根天线元件的各自的另一端结合为1个，向上述第2连接端连接。
2.如权利要求1所述的天线，其特征在于， 上述至少两根天线元件是同心的环形状，相互并行。
3.如权利要求2所述的天线，其特征在于， 上述环形状实质上是方形，在上述方形的角部，配线以比90度大的角度至少弯折两次。
4.如权利要求2所述的天线，其特征在于， 上述环形状是等间隔的螺旋。
5.如权利要求2所述的天线，其特征在于， 上述至少两根天线元件等间隔地配置。
6.如权利要求1所述的天线，其特征在于， 在上述第1分岔部和上述第2分岔部的各自中，上述至少两根天线元件以比90度小的角度相交。
7.如权利要求1所述的天线，其特征在于， 在上述第1分岔部和上述第2分岔部的至少某个中，上述至少两根天线元件中的1根笔直地延伸，另1根相对于上述1根斜向相交。
8.如权利要求1所述的天线，其特征在于， 在上述第1分岔部和上述第2分岔部的至少某个中，上述至少两根天线元件分别相对于上述芯片上的1根配线以相同的角度相交。
9.如权利要求1所述的天线，其特征在于， 上述芯片包括第1配线层和第2配线层； 上述至少两根天线元件分别包括: 属于上述第1配线层的第1部分； 属于上述第2配线层的第2部分；以及 将上述第1部分与上述第2部分之间连接的至少两个通孔。
10.如权利要求1所述的天线，其特征在于， 上述芯片包括第1配线层和第2配线层； 上述至少两根天线元件中的1根属于上述第1配线层，另1根属于上述第2配线层；上述第1分岔部和上述第2分岔部分别包括将上述第1配线层与上述第2配线层之间连接的通孔。
11.一种发送装置，具备将并行数据向差动信号变换的发送电路、以及形成在芯片上并且将上述差动信号向别的芯片发送的发送天线，其特征在于， 上述发送天线具有:至少两根天线元件，由上述芯片上的配线形成； 第I连接端和第2连接端，连接于上述发送电路； 第I分岔部，将上述至少两根天线元件的各自的一端结合为I个，向上述第I连接端连接；以及 第2分岔部，将上述至少两根天线元件的各自的另一端结合为I个，向上述第2连接端连接。
12.一种接收装置，具备形成在芯片上并且从别的芯片接受差动信号的接收天线、以及将上述差动信号向并行数据变换的接收电路，其特征在于， 上述接收天线具有: 至少两根天线元件，由上述芯片上的配线形成； 第I连接端和第2连接端，连接于上述接收电路； 第I分岔部，将上述至少两根天线元件的各自的一端结合为I个，向上述第I连接端连接；以及 第2分岔部，将上述至少两根天线元件的各自的另一端结合为I个，向上述第2连接端连接。
13.—种三维集成电路，层叠有第I芯片和第2芯片，其特征在于， 具备: 发送电路，形成在上述第I芯片上，将并行数据向差动信号变换； 发送天线，形成在上述第I芯片上，将上述差动信号向上述第2芯片发送； 接收天线，形成在上述第2芯片上，从上述发送天线接受上述差动信号；以及 接收电路，形成在上述第2芯片上，将上述差动信号向上述并行数据变换； 上述发送天线具有: 第I天线元件和第2天线元件，由上述第I芯片上的配线形成； 第I连接端和第2连接端，连接于上述发送电路； 第I分岔部，将上述第I天线元件和上述第2天线元件的各自的一端结合为I个，向上述第I连接端连接；以及 第2分岔部，将上述第I天线元件和上述第2天线元件的各自的另一端结合为I个，向上述第2连接端连接； 上述接收天线具有: 第3天线元件和第4天线元件，由上述第2芯片上的配线形成； 第3连接端和第4连接端,连接于上述接收电路； 第3分岔部，将上述第3天线元件和上述第4天线元件的各自的另一端结合为I个，向上述第3连接端连接；以及 第4分岔部，将上述第3天线元件和上述第4天线元件的各自的另一端结合为I个，向上述第4连接端连接。
14.一种非接触通信系统，在包括第I芯片的装置与包括第2芯片的装置之间实现非接触通信，其特征在于， 上述第I芯片具备: 发送电路，将并行数据向差动信号变换；以及发送天线，将上述差动信号向上述第2芯片发送； 上述第2芯片具备: 接收天线，从上述发送天线接受上述差动信号；以及 接收电路，将上述差动信号向上述并行数据变换； 上述发送天线具有: 第I天线元件和第2天线元件，由上述第I芯片上的配线形成； 第I连接端和第2连接端，连接于上述发送电路； 第I分岔部，将上述第I天线元件和上述第2天线元件的各自的一端结合为I个，向上述第I连接端连接；以及 第2分岔部，将上述第I天线元件和上述第2天线元件的各自的另一端结合为I个，向上述第2连接端连接； 上述接收天线具有: 第3天线元件和第4天线元件，由上述第2芯片上的配线形成； 第3连接端和第4连接端,连接于上述接收电路； 第3分岔部，将上述第3天线元件和上述第4天线元件的各自的另一端结合为I个，向上述第3连接端连接；以及 第4分岔部，将上述第3天线元件和上述第4天线元件的各自的另一端结合为I个，向上述第4连接端连接。
【文档编号】H01L25/065GK103999287SQ201380003150
【公开日】2014年8月20日 申请日期:2013年8月23日 优先权日:2012年9月18日
【发明者】浅井幸治, 中山武司 申请人:松下电器产业株式会社