一种横向高压mos器件及其制造方法
【专利摘要】本发明涉及半导体功率器件【技术领域】，涉及一种横向高压MOS器件及其制造方法。本发明的横向高压器件，其元胞结构包括第一导电类型半导体衬底、设置在第一导电类型半导体衬底中的第二导电类型半导体注入漂移区以及源区和漏区，在第二导电类型半导体注入漂移区上还设置有第二导电类型半导体外延漂移区，所述源区和漏区分别设置在第二导电类型半导体外延漂移区上端面，所述第二导电类型半导体外延漂移区由自下而上依次层叠设置的多个第二导电类型半导体外延子漂移区构成。本发明的有益效果为，极大地降低了器件的导通电阻，缓解比导通电阻和耐压的矛盾关系。本发明尤其适用于横向高压MOS器件。
【专利说明】一种横向高压MOS器件及其制造方法
【技术领域】
[0001]本发明涉及半导体功率器件【技术领域】，涉及一种横向MOS高压器件及其制造方法。
【背景技术】
[0002]横向高压器件是高压功率集成电路发展必不可少的部分，高压功率器件要求具有高的击穿电压，低的导通电阻和低的开关损耗。横向高压器件实现高的击穿电压，要求其用于承担耐压的漂移区具有长的尺寸和低的掺杂浓度，但为了满足器件低导通电阻，又要求作为电流通道的漂移区具有高的掺杂浓度。在功率LDMOS (Latral Double-diffusedMOSFET)器件设计中，击穿电压(Breakdown Voltage, BV)和比导通电阻(Specific0n-resistanCe，Rm，sp)存在矛盾关系。器件在高压应用时，导通电阻急剧上升，限制了高压器件在高压功率集成电路中的应用，尤其是要求低导通损耗和小芯片面积的电路。为了克服高导通电阻的问题，J.A.APPLES等人提出了 RESURF (Reduced SURface Field)降低表面场技术，被广泛应用于高压器件，虽然有效地减小了导通电阻，但击穿电压和导通电阻的矛盾关系仍需进一步改善。
【发明内容】
[0003]本发明所要解决的，就是针对上述传统横向高压器件存在的问题，提出一种在保持高击穿电压的情况下，可以大大的降低器件比导通电阻，减小器件的功耗的横向高压MOS器件及其制造方法。
[0004]本发明解决上述技术问题所采用的技术方案是:一种横向高压MOS器件，如图2所示，其元胞结构包括第一导电类型半导体衬底、设置在第一导电类型半导体衬底中的第二导电类型半导体注入漂移区以及源区和漏区，其特征在于，在第二导电类型半导体注入漂移区上还设置有第二导电类型半导体外延漂移区，所述源区和漏区分别设置在第二导电类型半导体外延漂移区上端面，所述第二导电类型半导体外延漂移区由自下而上依次层叠设置的多个第二导电类型半导体外延子漂移区构成，在第二导电类型半导体注入漂移区和每个第二导电类型半导体外延子漂移区中均设置有2个降场层。
[0005]一种横向高压MOS器件的制造方法，其特征在于，包括以下步骤:
[0006]a.采用光刻和离子注入工艺，在第一导电类型半导体衬底中注入第二导电类型半导体杂质，扩散形成第二导电类型半导体注入漂移区，采用两次光刻和离子注入工艺，在第二导电类型半导体注入漂移区中注入第一导电类型半导体杂质，扩散形成2个独立的第一导电类型半导体注入降场层；
[0007]b.采用外延工艺，在第二导电类型半导体注入漂移区上外延生长第二导电类型半导体外延子漂移区，采用两次光刻和离子注入工艺，在第二导电类型半导体外延子漂移区中注入第一导电类型半导体杂质，形成2个相互独立的第一导电类型外延降场层；
[0008]c.采用外延工艺在处于器件顶部的第二导电类型半导体外延子漂移区上外延生长下一层第二导电类型半导体外延子漂移区，采用两次光刻和离子注入工艺，在新生长的下一层第二导电类型半导体外延子漂移区中注入第一导电类型半导体杂质，形成2个相互独立的第一导电类型外延降场层，重复步骤c多次后进入步骤d ；
[0009]d.在器件顶端的第二导电类型半导体外延子漂移区上制作器件源区和漏区。
[0010]本发明的有益效果为，极大地降低了器件的导通电阻，缓解比导通电阻和耐压的矛盾关系，与传统横向高压器件相比，本发明提供的横向高压器件在相同芯片面积的情况下具有更小的导通电阻。
【专利附图】
【附图说明】
[0011]图1是传统横向高压器件的结构示意图；
[0012]图2是实施例1的横向高压器件的结构示意图；
[0013]图3是实施例2的横向高压器件的结构示意图；
[0014]图4是实施例3的横向高压器件的结构示意图；
[0015]图5是实施例4的横向高压器件的结构示意图；
[0016]图6是实施例5的横向高压器件的结构示意图；
[0017]图7是实施例6的横向高压器件的结构示意图；
[0018]图8是本发明的横向高压MOS器件的制造方法的流程示意图；
[0019]图9是实施例7的横向高压器件的结构示意图；
[0020]图10是实施例7的制造方法的工艺流程示意图；
[0021]图11是传统横向高压器件击穿时的电势分布图；
[0022]图12是实施例7的横向高压器件击穿时的电势分布图；
[0023]图13是在栅源电压Vgs=6V时，传统横向高压器件和本发明提供的一种横向高压MOS器件在线性区时，漏源电流和漏源电压的关系曲线示意图。
【具体实施方式】
[0024]下面结合附图和实施例，详细描述本发明的技术方案:
[0025]本发明的主要技术方案，是将传统的漂移区结构制作为多层漂移区叠加构成漂移区的结构，目的在于当器件开态时，多个漂移区为器件提供了多条低阻电流通道，从而极大地降低了器件的导通电阻；关态时，每个漂移区内的降场层辅助耗尽漂移区，从而提高器件的击穿电压，缓解比导通电阻和耐压的矛盾关系。
[0026]如图1所示，为传统的横向高压器件结构剖面图，器件集成在第一导电类型半导体衬底I上，包括第二导电类型半导体注入漂移区20、第一导电类型半导体体区3、第一导电类型半导体第一注入降场层51、场氧化层5、金属前介质6、栅氧化层7、多晶娃栅电极8、第二导电类型半导体漏区9、第二导电类型半导体源区10、第一导电类型半导体体接触区
11、源极金属12、漏极金属13 ;所述的第一导电类型半导体第一注入降场层51被第二导电类型半导体注入漂移区20包围；多晶硅栅电极8、源极金属12和漏极金属13之间通过金属前介质6相互隔离。关态时，第一导电类型半导体第一注入降场层51和第一导电类型半导体衬底I辅助耗尽第二导电类型半导体注入漂移区20，提高器件击穿电压。
[0027]实施例1:[0028]如图2所示，本例的横向高压器件集成在第一导电类型半导体衬底I上，包括第二导电类型半导体注入漂移区20、第二导电类型半导体第一外延漂移区21、第二导电类型半导体第二外延漂移区22、……、第二导电类型半导体第i外延漂移区21、第一导电类型半导体体区3、第一导电类型半导体第一外延降场层41、第一导电类型半导体第二外延降场层42、……、第一导电类型半导体第2i外延降场层4(2i)、第一导电类型半导体第一注入降场层51、第一导电类型半导体第二注入降场层52、场氧化层5、金属前介质6、栅氧化层7、多晶硅栅电极8、第二导电类型半导体漏区9、第二导电类型半导体源区10、第一导电类型半导体体接触区11、源极金属(12)、漏极金属(13);所述的第一导电类型半导体第21-l外延降场层4(21-l)和第一导电类型半导体第2i外延降场层4 (2i)被第二导电类型半导体第i漂移区2i包围；场氧化层5位于第二导电类型半导体第i漂移区2i表面，其上方是金属前介质6 ;第一导电类型半导体体区3被第二导电类型半导体第i漂移区2i包围；第二导电类型半导体漏区9与漏极金属13相连、被第二导电类型半导体第i漂移区2i包围；第二导电类型半导体源区10和第一导电类型半导体体接触区11并排位于第一导电类型半导体体区3表面、与源极金属12相连；多晶硅栅电极8、源极金属13和漏极金属14之间通过金属前介质6相互隔离。。
[0029]本例的工作原理为:基于离子注入，在第一导电类型半导体衬底I中形成第二导电类型半导体器注入漂移区20，采用外延工艺形成第二导电类型半导体第一漂移区21、第二导电类型半导体第二漂移区22、……、第二导电类型半导体第i漂移区2i，同时，采用离子注入工艺在漂移区中实现第一导电类型半导体第一外延降场层41、第一导电类型半导体第二外延降场层42、……、第一导电类型半导体第2i外延降场层4(2i)、第一导电类型半导体第一注入降场层51和第一导电类型半导体第二注入降场层52。与传统的横向高压器件结构相比，多层降场层结构增加了第二导电类型半导体漂移区的浓度。开态时，高浓度的第二导电类型半导体漂移区为高压器件提供了大量的多数载流子，形成了多个低阻电流通道，极大地减小器件导通电阻，从而大大的降低工艺成本。关态时，漏极金属13加高压，第一导电类型半导体降场层(41、42、……、4(2i)、51、52)和第一导电类型半导体衬底I辅助耗尽第二导电类型半导体漂移区(20、21、……、2i)，提高器件的击穿电压，缓解横向高压器件中比导通电阻和耐压的矛盾关系。因此，在功率集成电路应用中，同样输出电流能力的条件下，高压半导体器件的面积得以降低。
[0030]实施例2:
[0031]如图3所示，本例与实施例1不同的地方在于，最后一次外延工艺实现第二导电类型半导体第2i外延漂移区4(2i)后，只采用一次光刻和离子注入工艺实现第一导电类型半导体第21-l外延降场层4(21-l)，其工作原理和效果与实施例1相同。
[0032]实施例3:
[0033]如图4所示，本例与实施例1不同的地方在于，每次实现第二导电类型半导体漂移区之后，只采用一次光刻和离子注入工艺实现第一导电类型半导体第一注入降场层51、第一导电类型半导体外延降场层(41、43、……、4(21-l))，其工作原理和效果与实施例1相同。
[0034]实施例4:
[0035] 如图5所示，本例与实施例1不同的地方在于，第一导电类型半导体注入降场层(51、52)和第一导电类型半导体外延降场层(41、42、……、4 (2i))采用分段窗口注入，随着向第二导电类型半导体漏区(9)靠近，注入窗口间距减小，而注入窗口大小不变，其工作原理和效果与实施例1相同。
[0036]实施例5:
[0037]如图6所示，本例与实施例1不同的地方在于，第一导电类型半导体注入降场层(51、52)和第一导电类型半导体外延降场层(41、42、……、4(2i))采用分段窗口注入，随着向第二导电类型半导体漏区(9)靠近，注入窗口间距不变，而注入窗口大小增大，其工作原理和效果与实施例1相同。
[0038]实施例6:
[0039]如图7所示，本例与实施例1不同的地方在于，场氧化层5采用浅槽隔离(STI)技术实现，其工作原理和效果与实施例1相同。
[0040]如图8所示，为本发明的横向高压器件的制造方法的流程示意图，具体包括以下步骤:
[0041]第I步:采用光刻和离子注入工艺，在第一导电类型半导体衬底I中注入第二导电类型半导体杂质，扩散形成第二导电类型半导体注入漂移区20 ;所述第一导电类型半导体衬底I的电阻率为10~200欧姆.厘米，第二导电类型半导体注入漂移区20的注入剂量为 lE12cm 2 ~lE13cm 2 ；
[0042]第2步:采用光刻和离子注入工艺，在第二导电类型半导体注入漂移区20中注入第一导电类型半导体杂质，扩散形成第一导电类型半导体第一注入降场层51和第一导电类型半导体第二注入降场层52 ;所述第一导电类型半导体第一注入降场层51和第二导电类型半导体第二注入降场层52的注入剂量为IEllcnT2~2E13cm_2 ；
[0043]第3步:采用外延工艺，在第二导电类型半导体注入漂移区20上外延生长第二导电类型半导体第一外延漂移区21 ;所述第二导电类型半导体第一外延漂移区21的电阻率为0.5~10欧姆.厘米；
[0044]第4步:采用光刻和离子注入工艺，在第二导电类型半导体第一外延漂移区21中注入第一导电类型半导体杂质，扩散形成第一导电类型半导体第一外延降场层41和第一导电类型半导体第二外延降场层42 ;所述第一导电类型半导体第一外延降场层41和第二导电类型半导体第二外延降场层42的注入剂量为IEllcnT2~2E13cm_2 ；
[0045]......[0046]第2i+l步:采用外延工艺，在第二导电类型半导体第i_l外延漂移区2(i_l)上外延生长第二导电类型半导体第i外延漂移区2i ;所述第二导电类型半导体第i外延漂移区2i的电阻率为0.5~10欧姆.厘米；
[0047]第2i+2步:采用光刻和离子注入工艺，在第二导电类型半导体第i外延漂移区2i中注入第一导电类型半导体杂质，扩散形成第一导电类型半导体第21-l外延降场层4(21-l)和第一导电类型半导体第2i外延降场层4(2i);所述第一导电类型半导体第2i外延降场层4(2i)和第一导电类型半导体第2i外延降场层4(2i)的注入剂量为IEllcnT2~2E13cm20
[0048]本发明的MOS器件的源区和漏区的制造方法为:
[0049] 第2i+3步:采用光刻和离子注入工艺，在第二导电类型半导体第i漂移区2i中注入第一导电类型半导体杂质，形成第一导电类型半导体体区3 ;所述第一导电类型半导体体区3的注入剂量为lE12cnT2~5E13cnT2 ；
[0050]第2i+4步:形成场氧化层5 ；
[0051]第2i+5步:形成器件的栅氧化层7，所述栅氧化层7的厚度为7nm~IOOnm ；
[0052]第2i+6步:形成器件的多晶硅栅电极8，所述多晶硅栅极8的方块电阻值为10~40欧姆/方块；
[0053]第2i+7步:采用光刻和离子注入工艺，形成器件的第二导电类型半导体漏区9、第二导电类型半导体源区10、第一导电类型半导体体接触区11 ;所述第二导电类型半导体漏区9、第二导电类型半导体源区10、第一导电类型半导体体接触区11的注入剂量为lE13cm2 ~2E16cm2 ；
[0054]第2i+8步:淀积形成金属前介质6 ；
[0055]第2i+9步:形成源极金属12和漏极金属13。
[0056]需要说明的是:
[0057](I)第I步中采用光刻和离子注入工艺在第一导电类型半导体衬底I中实现第二导电类型半导体注入漂移区20，可以减少一步外延工艺和外延制造成本。
[0058](2)还可以在最后一次外延工艺之后，只采用一次光刻和离子注入工艺在第二导电类型半导体第i外延漂移区2i中，实现第一导电类型半导体第21-l外延降场层4 (2?-1)结构。
[0059](3)每次形成漂移区(20、21、……、2i)之后，还可以只采用一次光刻和离子注入工艺实现第一导电类型半导体外延降场层(51、41、43、……、4(21-l))。
[0060](4)所述的第一导电类型半导体降场层(51、52、41、……、4(2i))可以采用分段窗口注入；随着向第二导电类型半导体漏区9靠近，降场层注入窗口间距减小，而注入窗口大小不变，或者降场层注入窗口间距不变，而注入窗口增大。
[0061](5)场氧化层5可以米用娃局部氧化(LOCOS)技术,也可以米用浅槽隔离(STI)工艺来实现。
[0062](6)可以在第一导电类型半导体体区3中形成第一导电类型半导体埋层，位于第一导电类型半导体体区3和第二导电类型半导体第i外延漂移区2i之间，该埋层可以避免源端的寄生晶体管导通，提高器件的可靠性。
[0063]实施例7:
[0064]如图9所示，本例的横向高压MOS器件结构剖面图，器件集成在第一导电类型半导体衬底I上，包括第二导电类型半导体注入漂移区20、第二导电类型半导体第一外延漂移区21、第一导电类型半导体体区3、第一导电类型半导体第一外延降场层41、第一导电类型半导体第一注入降场层51、场氧化层5、金属前介质6、栅氧化层7、多晶娃栅电极8、第二导电类型半导体漏区9、第二导电类型半导体源区10、第一导电类型半导体体接触区11、源极金属12、漏极金属13。开态时，高浓度的第二导电类型半导体注入漂移区20和第二导电类型半导体第一外延漂移区21为高压器件提供了三条低阻电流通道，极大地减小器件导通电阻。关态时，漏极金属13加高压,第一导电类型半导体第一外延降场层41、第一导电类型半导体第一注入降场层51和第一导电类型半导体衬底I辅助耗尽第二导电类型半导体注入漂移区20和第二导电类型半导体第一外延漂移区21，提高了器件的击穿电压，缓解横向高压器件中比导通电阻和耐压的矛盾关系。
[0065]如图10所示，为本例的器件的制造流程:
[0066]第I步:采用离子注入和光刻工艺，在第一导电类型半导体衬底I中注入第二导电类型半导体杂质，扩散形成第二导电类型半导体注入漂移区20 ;所述第一导电类型半导体衬底I的电阻率为10~200欧姆.厘米，第二导电类型半导体注入漂移区20的电阻率为
0.5~10欧姆.厘米；
[0067]第2步:采用光刻和离子注入工艺，在第二导电类型半导体注入漂移区20中注入第一导电类型半导体杂质，形成第一导电类型半导体第一注入降场层51 ;所述第一导电类型半导体第一注入降场层51的注入剂量为IEllcnT2~2E13cm_2 ；
[0068]第3步:采用外延工艺，在第二导电类型半导体注入漂移区20上外延生长第二导电类型半导体第一外延漂移区21 ;所述第二导电类型半导体第一外延漂移区21的电阻率为0.5~10欧姆.厘米；
[0069]第4步:采用光刻和离子注入工艺，在第二导电类型半导体第一外延漂移区21中注入第一导电类型半导体杂质，形成第一导电类型半导体第一外延降场层41 ;所述第一导电类型半导体第一外延降场层41的注入剂量为IEllcnT2~2E13cm_2 ；
[0070]所述横向高压MOS器件，其制备方法的其他工艺步骤如下:
[0071]第5步:采用光刻和离子注入工艺，在第二导电类型半导体第一外延漂移区21中注入第一导电类型半导体杂质，形成第一导电类型半导体体区3 ;所述第一导电类型半导体体区3的注入剂量为lE12cnT2~5E13cnT2 ；
[0072]第6步:形成场氧化层5;
[0073]第7步:形成器件的栅氧化层7，所述栅氧化层7的厚度为7nm~IOOnm ；
[0074]第8步:形成器件的多晶硅栅电极8，所述多晶硅栅极8的方块电阻值为10~40欧姆/方块；
[0075]第9步:采用光刻和离子注入工艺，形成器件的第二导电类型半导体漏区9、第二导电类型半导体源区10、第一导电类型半导体体接触区11 ;所述第二导电类型半导体漏区9、第二导电类型半导体源区10、第一导电类型半导体体接触区11的注入剂量为lE13cnT2~2E16cm2 ；
[0076]第10步:淀积形成金属前介质6 ；
[0077] 第11步:形成源极金属12和漏极金属13。
[0078]图11和图12是采用二维工艺仿真软件Tsuprem4定义的传统横向高压器件和本发明提供的一种横向高压MOS器件击穿时的电势分布图，其中，图11是传统结构图1对应的电势分布图，图12是实施例7对应的电势分布图。第二导电类型半导体注入漂移区20的长度70um、剂量4.0E12cm_2、能量120Kev，传统结构第一导电类型半导体第一注入降场层51剂量2.7E12cm_2、能量1150Kev，本发明结构第一导电类型半导体第一注入降场层51剂量3.2E12cm_2、能量1150Kev，第二导电类型半导体第一外延漂移区21电阻率1.1欧姆?厘米、厚度4微米，第一导电类型半导体第一外延降场层41剂量2E12cm_2、能量1150Kev。仿真结构发现，传统横向高压器件和本发明提供的横向高压器件都达到了大的击穿电压，分别为 801.3V 和 801.8V。
[0079]图13是采用二维工艺仿真软件TsUprem4定义的传统横向高压器件和本发明提供的一种横向高压MOS器件，在栅源电压Vgs=6V时，漏源电流和漏源电压的关系曲线示意图。其中，虚线为传统横向高压器件漏源电流与漏源电压关系曲线，实线为本发明提供的一种横向高压MOS器件的漏源电流与漏源电压关系曲线。由图可知，在漏源电压Vds=IOV时，传统横向高压器件的电流为43.5 μ A/μ m ;仿真结果表明本发明提供的器件电流为55.5 μ A/μ m,电流能力较传统结构提高了 27.58%。可见，本发明提供的横向高压MOS器件，在保持高耐压的同时，具有较低的比导通电阻，因此大大缓解了高压器件比导通电阻和击穿电压的矛盾关系。[0080]本发明通过离子注入和外延工艺在第一导电类型半导体衬底I上实现第二导电类型半导体注入漂移区20和第二导电类型半导体外延漂移区(21、22、……、2i)，通过光刻和离子注入工艺，实现第一导电类型半导体注入降场层(51、52)和第一导电类型半导体降场层(41、42、……、4(2i))。开态时，第二导电类型半导体漂移区为器件提供了多条低阻电流通道，极大地降低了器件的导通电阻。关态时，第一导电类型半导体降场层和第一导电类型半导体衬底辅助耗尽第二导电类型半导体漂移区，提高器件的击穿电压，缓解比导通电阻和耐压的矛盾关系。因此，本发明提供的横向高压器件在相同芯片面积的情况下具有更小的导通电阻(或在相同的导通能力的情况下具有更小的芯片面积)。
【权利要求】
1.一种横向高压MOS器件，其元胞结构包括第一导电类型半导体衬底、设置在第一导电类型半导体衬底中的第二导电类型半导体注入漂移区以及源区和漏区，其特征在于，在第二导电类型半导体注入漂移区上还设置有第二导电类型半导体外延漂移区，所述源区和漏区分别设置在第二导电类型半导体外延漂移区上端面，所述第二导电类型半导体外延漂移区由自下而上依次层叠设置的多个第二导电类型半导体外延子漂移区构成，在第二导电类型半导体注入漂移区和每个第二导电类型半导体外延子漂移区中均设置有2个降场层。
2.—种横向高压MOS器件的制造方法，其特征在于，包括以下步骤: a.采用光刻和离子注入工艺，在第一导电类型半导体衬底中注入第二导电类型半导体杂质，扩散形成第二导电类型半导体注入漂移区，采用两次光刻和离子注入工艺，在第二导电类型半导体注入漂移区中注入第一导电类型半导体杂质，扩散形成2个独立的第一导电类型半导体注入降场层； b.采用外延工艺，在第二导电类型半导体注入漂移区上外延生长第二导电类型半导体外延子漂移区，采用两次光刻和离子注入工艺，在第二导电类型半导体外延子漂移区中注入第一导电类型半导体杂质，形成2个相互独立的第一导电类型外延降场层； c.采用外延工艺在处于器件顶部的第二导电类型半导体外延子漂移区上外延生长下一层第二导电类型半导体外延子漂移区，采用两次光刻和离子注入工艺，在新生长的下一层第二导电类型半导体外延子漂移区中注入第一导电类型半导体杂质，形成2个相互独立的第一导电类型外延降场层，重复步骤c多次后进入步骤d ； d.在器件顶端的第二导电类型半导体外延子漂移区上制作器件源区和漏区。
【文档编号】H01L21/336GK103915503SQ201410127301
【公开日】2014年7月9日 申请日期:2014年3月31日 优先权日:2014年3月31日
【发明者】乔明, 李燕妃, 代刚, 文帅, 周锌, 张波 申请人:电子科技大学