一种薄膜晶体管及其制备方法
【专利摘要】本发明提供了一种玻璃衬底或者塑料衬底上制备薄膜晶体管的方法，属于半导体行业、平板显示领域。该薄膜晶体管采用氧化锌锡/氧化铟锡/氧化锌锡三层沟道，可有效提高薄膜晶体管的性能，降低了工业制造成本，使制备工艺更加绿色环保。而且本发明器件显示出优良的电学和光学特性，进一步说明该晶体管能运用于可穿戴电子产品等柔性显示技术。
【专利说明】一种薄膜晶体管及其制备方法
【技术领域】
[0001]本发明涉及一种玻璃衬底或者塑料衬底上制备薄膜晶体管的方法，属于半导体行业、平板显示领域。
【背景技术】
[0002]随着信息化时代的逐步发展，信息显示技术也日趋成熟。在显示【技术领域】，平板显示技术(如液晶显示器LCD)和柔性显示技术(可穿戴电子产品)已经取代传统的体积笨重且耗能高的阴极射线管显示并占据主流地位显示领域。
[0003]早期IXD平板显示，一般采用无源被动的形式，但其显示反应速度慢、对比度低，只适用于显示品质要求不高的场合；而对于需要高性能显示要求的主流应用领域，包括手机、电视、计算机等等，其逐步被有源矩阵显示所取代。有源显示的特点是各个像素单元相互独立，可以分别对于特定的像素进行精确的操作，从而实现高品质画面输出。其中，作为开关转换器件的薄膜晶体管则成为精确控制各像素，影响显示器性能的重要因素之一。
[0004]传统工艺使用氢化非晶硅和多晶硅薄膜晶体管和技术。但是氢化非晶硅材料的掺杂效率和迁移率较低，不能满足薄膜晶体管逐渐向小尺寸、高充电能力和驱动能力发展的趋势；而多晶硅技术引起制备温度高、工艺复杂、大面积均匀性差等工艺难点，难以实际应用。
[0005]除了硅基薄膜晶体管外，基于氧化锌基的新型薄膜晶体管技术在近年来逐步受到关注。相比于硅基材料，氧化锌基薄膜晶体管具有诸多优势:氧化锌材料为宽禁带半导体材料，禁带宽度为3.37eV,因此器件可以避免可见光的照射对其运行性能的影响，器件的结构更为简单，制作成本降低；氧化锌基材料的制备温度低，并可采用多种制备方法，如溅射、ALD、PLD、溶胶-凝胶法等；电学性能好，具有适中的载流子浓度和较高的迁移率，并可通过掺杂改变；透明度高；材料价格低等。
[0006]目前，氧化锌基半导体薄膜材料正处于研究热点，采用不同掺杂的氧化锌基薄膜晶体管层出不穷。常见的有氧化锌铟镓(Indium Gallium Zinc Oxide, IGZO)，氧化锌铝(Ζη0+Α1203, ΑΖ0)，氧化锌铟(Ζη0+Ιη203, IZO)，氧化锌镁(ZnO+MgO, ΜΖ0)，氧化锌镓(ZnCHGa2O3，GZ0)等等。其中，IGZO应用较为广泛，并且已经投入工艺生产中。然而由于材料中的In是稀有元素，地球中含量稀少，且In和Ga元素有毒，制造本高而且不环保。氧化锌掺锡(Tin-ZnO)还较少有人研究，且Sn常见并无毒害，环保健康，Al元素能稳定晶体结构，Sn元素能提高载流子迁移率，因而将氧化锌锡作为透明导电材料研究。
【发明内容】
[0007]本发明的目的在于提供一种在玻璃或者塑料衬底上制备薄膜晶体管的方法。该制备方法工艺步骤简单，制造成本低廉，适用于低温工艺，并能简单有效的提高薄膜晶体管的各项性能。
[0008]本发明的技术方案如下:
[0009]一种在玻璃或塑料衬底上制备的薄膜晶体管，包括衬底、栅电极、栅介质层、沟道层、源、漏电极，所述栅电极位于衬底之上，所述栅介质层位于栅电极之上，所述沟道层位于栅介质层之上，所述源电极和漏电极分别在沟道层上，其特征在于，沟道层为氧化锌锡、氧化铟锡和氧化锌锡三层结构，其中，氧化铟锡位于两层氧化锌锡之间，氧化铟锡材料的厚度为5?25纳米。氧化锌锡材料的的厚度为20?80纳米，氧化锌锡材料的的厚度大于氧化铟锡材料的厚度。
[0010]所述薄膜晶体管的制作方法，包括以下步骤:
[0011]I)在玻璃或者塑料衬底上生长一层透明导电薄膜，光刻、刻蚀出栅电极；
[0012]2)紧接着生长一层栅介质薄膜，光刻、刻蚀出栅介质层；
[0013]3)在栅介质层上生长一层氧化锌锡；
[0014]4)在氧化锌锡上生长一层氧化铟锡；
[0015]5)在氧化铟锡层上再生长一层氧化锌锡，
[0016]6)上述氧化锌锡、氧化铟锡和氧化锌锡构成导电沟道层，然后光刻、刻蚀形成沟道区；
[0017]7)随后生长一层透明导电薄膜，光刻、刻蚀出源电极和漏电极；
[0018]8)接着生长一层钝化介质层，光刻、刻蚀，形成栅、源和漏的引出孔；
[0019]9)最后生长一层金属薄膜，光刻和刻蚀，形成金属电极和互连。
[0020]本发明的优点和积极效果:本发明提供了一种在玻璃或者塑料衬底上制备氧化锌锡/氧化铟锡/氧化锌锡三层沟道薄膜晶体管的制造方法，制备的TZO半导体薄膜晶粒尺寸在15nm左右，且分布均匀，属于C轴排列取向结晶质氧化物半导体(C-Axis AlignedCrystalline Oxide Semiconductor)材料。这种工艺方法具有步骤简单,制造成本低廉,均匀性好，用于低温工艺，对提高薄膜晶体管器件的性能具有积极效果，改善了器件包括迁移率、开关比、阈值电压、亚阈摆幅率等方面的性能，适用于透明显示和柔性显示技术等优点。
【专利附图】
【附图说明】
[0021]图1为本发明具体实例所描述的玻璃或者塑料衬底上制备薄膜晶体管的剖面结构示意图；
[0022]图2为本发明具体实例所描述的玻璃或者塑料衬底上制备薄膜晶体管的俯视结构示意图；
[0023]图3(a)?(g)依次示出了本发明的薄膜晶体管一个制作方法的主要工艺步骤，其中:
[0024]图3(b)示意了栅电极形成的工艺步骤；
[0025]图3(c)示意了栅介质层形成的工艺步骤；
[0026]图3(d) (e) (f)示意了沟道层形成的工艺步骤；
[0027]图3(g)示意了源、漏端电极形成的工艺步骤。
[0028]图4是氧化锌锡/氧化铟锡/氧化锌锡三层沟道薄膜晶体管的特性曲线。
【具体实施方式】
[0029]下面通过具体实例对本发明做进一步说明。
[0030]本发明薄膜晶体管形成于玻璃或者塑料衬底I上，如图1和图2所示。该薄膜晶体管包括栅电极2，栅介质层3，沟道层和源、漏电极5。所述栅电极2位于玻璃或者塑料衬底I之上，所述栅介质层3位于电极2之上，所述半导体导电沟道层4位于栅介质层3之上，所述沟道层由氧化锌锡/氧化铟锡/氧化锌锡三层组成，其中氧化锌锡6位于氧化铟锡5之上，氧化铟锡5位于氧化锌锡4之上，所述源漏端电极7位于半导体沟道层之上，在沟道区的两端。
[0031]所述薄膜晶体管的制作方法的具体实例由图3(a)至图3(g)所示，包括以下步骤:
[0032]如图3(a)所示，衬底选用透明玻璃或者塑料衬底基板I。
[0033]如图3(b)所示，在基板I上采用磁控溅射技术生长一层50?150纳米厚的ITO等导电薄膜，然后光刻刻蚀出栅电极。
[0034]如图3 (C)所示，利用PECVD生长一层50?250纳米厚的二氧化硅层，然后光刻刻蚀形成栅介质。
[0035]如图3(d)所示，利用溅射工艺生长一层掺锡的氧化锌半导体材料沟道层。溅射使用的靶材为氧化锌锡陶瓷靶，锡的含量为1% -10%;溅射过程中加入5% -30%的氧气。氧化锌锡材料的厚度为20?80纳米。
[0036]如图3(e)所示，利用溅射工艺生长一层5?25纳米厚氧化铟锡半导体材料沟道层。溅射使用的靶材为氧化铟锡陶瓷靶，铟的含量为40% _60%，氧化铟锡材料的厚度为5?25纳米。
[0037]如图3(f)所示，利用溅射工艺生长一层掺锡的氧化锌半导体材料沟道层。溅射使用的靶材为氧化锌锡陶瓷靶，锡的含量为1% -10%;溅射过程中加入5% -30%的氧气。氧化锌锡材料的厚度为20?80纳米。
[0038]如图3(g)所示，利用溅射工艺生长生长一层50?300纳米厚的ITO等导电薄膜，然后光刻刻蚀形成源、漏电极。
[0039]随后按照标准工艺生长一层钝化介质层，光刻和刻蚀形成栅、源和漏的引出孔，透明的导电薄膜材料，光刻和刻蚀形成电极和互连。
[0040]如图4所示是经过工艺制备出的氧化锌锡/氧化铟锡/氧化锌锡三层沟道薄膜晶体管的特性曲线。由图可见，氧化锌锡/氧化铟锡/氧化锌锡三层沟道薄膜晶体管具有良好的薄膜晶体管特性。
[0041]需要注意的是，公布实例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解:在不脱离本发明及所附权利要求的精神范围内，各种替换和修改都是可能的。因此，本发明不应局限于实例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
【权利要求】
1.一种薄膜晶体管，包括衬底、栅电极、栅介质层、沟道层、源、漏电极，所述栅电极位于衬底之上，所述栅介质层位于栅电极之上，所述沟道层位于栅介质层之上，所述源电极和漏电极分别位于沟道层上，其特征在于，沟道层为氧化锌锡、氧化铟锡和氧化锌锡三层结构，其中，氧化铟锡位于两层氧化锌锡之间，氧化铟锡材料的厚度为5?25纳米，氧化锌锡材料的的厚度为20?80纳米。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述氧化锌锡为掺锡的氧化锌半导体材料，其中锡的掺杂含量为1% _10%。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述氧化铟锡为掺铟的氧化锡半导体材料，其中铟的掺杂含量为40% -60%。
4.如权利要求1所述薄膜晶体管的制备方法，包括以下步骤: 1)在玻璃或者塑料衬底上生长一层透明导电薄膜，光刻、刻蚀出栅电极； 2)紧接着生长一层栅介质薄膜，光刻、刻蚀出栅介质层； 3)在栅介质层上生长一层氧化锌锡； 4)在氧化锌锡上生长一层氧化铟锡； 5)在氧化铟锡层上再生长一层氧化锌锡， 6)然后光刻、刻蚀上述氧化锌锡、氧化铟锡和氧化锌锡，形成导电沟道层； 7)随后生长一层透明导电薄膜，光刻、刻蚀出源电极和漏电极； 8)接着生长一层钝化介质层，光刻、刻蚀，形成栅、源和漏的引出孔； 9)最后生长一层金属薄膜，光刻和刻蚀，形成金属电极和互连。
5.如权利要求4所述的方法，其特征在于，步骤I)所生长的透明导电薄膜采用氧化铟锡材料，透明导电薄膜厚度范围为50?150纳米。
6.如权利要求4所述的方法，其特征在于，步骤2)所生长的栅介质薄膜为二氧化硅、氮化硅、氧化铪、氧化铝、或者氧化锆绝缘材料，栅介质薄膜厚度范围为50?250纳米。
7.如权利要求4所述的方法，其特征在于，步骤3)所生长的氧化锌锡的具体工艺为，利用溅射工艺生长一层掺锡的氧化锌半导体材料，溅射使用的靶材为掺锡的氧化锌陶瓷靶，其中锡的含量在1% -10%，溅射过程中加入5% -30%的氧气。
8.如权利要求4所述的方法，其特征在于，步骤4)生长的氧化铟锡的具体工艺为，利用溅射工艺生长一层氧化铟锡半导体材料，溅射使用的靶材为氧化铟锡陶瓷靶，其中铟的掺杂含量为40% -60%。
9.如权利要求4所述的方法，其特征在于，步骤5)所生长的氧化锌锡的具体工艺为，利用溅射工艺生长一层掺锡的氧化锌半导体材料，溅射使用的靶材为掺锡的氧化锌陶瓷靶，其中锡的含量在1% -10%，溅射过程中加入5% -30%的氧气。
10.如权利要求4所述的方法，其特征在于，步骤7)所生长的透明导电薄膜采用氧化铟锡材料。
【文档编号】H01L29/786GK104241393SQ201410428650
【公开日】2014年12月24日 申请日期:2014年8月27日 优先权日:2014年8月27日
【发明者】韩德栋, 陈卓发, 赵楠楠, 王漪, 丛瑛瑛, 吴静, 赵飞龙, 董俊辰, 黄伶灵, 张翼, 张盛东, 刘力锋, 刘晓彦, 康晋锋 申请人:北京大学