半导体器件及制造方法
【专利摘要】本发明题为半导体器件及制造方法。提供一种制造半导体器件的方法。该方法包括提供含有碳化硅的半导体层，其中该半导体层包含掺杂有第一掺杂剂类型的第一区域。该方法进一步包括使用单一注入掩模和大体近似的注入剂量向半导体层注入第二掺杂剂类型，以在半导体层内形成第二区域和结终端延伸(JTE)，其中注入剂量在从约2×1013cm-2到约12×1013cm-2的范围内。还提供多个半导体器件。
【专利说明】半导体器件及制造方法
【背景技术】
[0001]本发明通常涉及制造半导体器件的方法，并且更具体地，涉及运用结终端延伸(junct1n terminat1n extens1n)制造碳化娃基器件的方法。
[0002]反向阻挡结的击穿电压典型地定义了半导体器件(具有p-n结)能够承受的最大反向电压值。这样的阻挡结可包括，例如，晶闸管P-n结、结势垒肖特基(JBS) 二极管、双极结型晶体管(BJT)、绝缘栅双极型晶体管(IGBT)、或金属氧化物半导体场效晶体管(MOSFET)中的对应的结。如果不存在终端，通常雪崩击穿在实际低于理想击穿电压的电压下发生在这样的器件中，因为过高的电场会存在于反向偏压下的器件中的某些位置(“高场点”)。反向偏压下的阻挡结的高场点通常发生在P-n结不再平坦的位置，例如在弯曲的区域，比如在器件有源区的外围或边界处。
[0003]尤其，击穿电压对于高功率器件、比如碳化硅(SiC)器件是关键性的。同样，性能、比如器件设计(包含终端)对于有效剂量和界面电荷的变化的不灵敏性，由于基础结构材料的差异而在SiC器件中要比硅(Si)基器件中更重要。
[0004]半导体器件可利用多种多样的结构和方法中的任意一种实现击穿电压的增加。例如，结终端延伸(JTE)区域可被用在靠近由器件有源区形成的p-n结的边缘部分处。一般而言，JTE区域可被看作重掺杂半导体区域的较轻掺杂延伸，该重掺杂半导体区域邻接具有相反导电类型的轻掺杂半导体区域以形成上文所述的P-n结。JTE区域的主要职能是通过横向延伸阻挡结，来降低电场的高度集中，否则其将出现在P-n结的无终端部分附近。
[0005]除了击穿电压以外，JTE的设计还影响半导体器件的许多关键性能，包括可靠性和表面电荷变化容限，并且许多受到影响的性能都具有复杂的相互关系。然而，制造半导体器件的典型方法包括顺序执行的多个注入步骤，其导致更高的注入成本。
[0006]因此，需要制造含有JTE设计的半导体器件的改进方法。进一步地，提供一种能提高碳化硅基半导体器件关键性能、比如击穿电压、对表面电荷变化的电荷容限和可靠性的JTE设计，这也许是需要的。
【发明内容】
[0007]—个实施例针对一种制造半导体器件的方法。该方法包括提供含有碳化硅的半导体层，其中该半导体层包含掺杂有第一掺杂剂类型的第一区域。该方法进一步包括使用单一注入掩模和大体近似的注入剂量向半导体层注入第二掺杂剂类型，以在半导体层内形成第二区域和结终端延伸(JTE)，其中注入剂量在约2 X 113CnT2到约12 X 113CnT2的范围内。
[0008]另一个实施例针对一种半导体器件。该半导体器件包含衬底和布置在衬底上由碳化硅组成的半导体层。该半导体层含有第一区域、第二区域和结终端延伸(JTE)，其中第一区域掺杂有第一掺杂剂类型以具有第一导电类型，且第二区域和JTE掺杂有第二掺杂剂类型以具有第二导电类型。第二区域和JTE内的所注入剂量在约2 X 113CnT2到约12 X 113CnT2的范围内，且第二区域内的掺杂浓度与JTE内的掺杂浓度大体相同。
[0009]另实施例针对一种半导体器件。该半导体器件包含衬底和布置在衬底上由碳化硅组成的半导体层。该半导体层含有第一区域、第二区域和结终端延伸(JTE)，其中第一区域掺杂有第一掺杂剂类型以具有第一导电类型，且第二区域和JTE掺杂有第二掺杂剂类型以具有第二导电类型。第二区域和JTE内的所注入剂量在约2X 113CnT2到约7.5X 11W2的范围内，且第二区域内的掺杂浓度与JTE内的掺杂浓度大体相同。
[0010]根据本公开的第一方面，提供了一种制造半导体器件的方法，该方法包括:
[0011]提供由碳化硅组成的半导体层，其中该半导体层包含掺杂有第一掺杂剂类型的第一区域；以及
[0012]使用单一注入掩模和大体近似的注入剂量向该半导体层注入第二掺杂剂类型，以在半导体层内形成第二区域和结终端延伸(JTE)；
[0013]其中注入剂量在约2 X 113CnT2到约12 X 113CnT2的范围内。
[0014]根据第一方面的方法，其中单一注入掩模包括在半导体层内定义第二区域和JTE的多个窗口区域，其中窗口区域进一步包括在半导体层内定义主阻挡结的区域，并且其中窗口区域的开窗密度在远离定义主阻挡结的区域的方向上横向减少。
[0015]根据第一方面的方法，其中定义了主阻挡结的区域的开窗密度小于80%。
[0016]根据第一方面的方法，其中窗口区域的开窗密度横向发生变化，使得有效所注入剂量在从主阻挡结处的约80%到JTE终端部分处的全部所注入剂量的约10%的范围内变化。
[0017]根据第一方面的方法，其中窗口区域的开窗密度横向发生变化，使得有效所注入剂量在从主阻挡结处的约70%到JTE终端部分处的全部所注入剂量的约10%的范围内变化。
[0018]根据第一方面的方法，其中注入剂量在从约2 X 113CnT2到约7.5 X 113CnT2的范围内。
[0019]根据第一方面的方法，其中注入剂量在从约2X 113CnT2到约5X 113CnT2的范围内。
[0020]根据第一方面的方法，其中向半导体层注入第二掺杂剂类型以大于5keV且小于700keV的范围内的一个或多个注入能量来执行。
[0021]根据第一方面的方法，其中第一掺杂剂类型是η型而第二掺杂剂类型是P型。
[0022]根据第一方面的方法，其中JTE含有彼此分离的多个分立区域，且其中JTE内的分立区域掺杂有第二掺杂剂类型，使得JTE的有效掺杂剂分布在远离主阻挡结边缘的方向上减少。
[0023]根据第一方面的方法，其中半导体器件是金属氧化物半导体场效晶体管(MOSFET)。
[0024]根据第一方面的方法，其中半导体器件是绝缘栅双极型晶体管(IGBT)。
[0025]根据本公开的第二方面，提供一种半导体器件，该半导体器件包括:
[0026]碳化硅(SiC)衬底；
[0027]含有布置在衬底上的碳化硅的半导体层，其中该半导体层包含第一区域、第二区域和结终端延伸(JTE)；
[0028]其中第一区域掺杂有第一掺杂剂类型以具有第一导电类型，而第二区域和JTE掺杂有第二掺杂剂类型以具有第二导电类型；
[0029]其中第二区域和JTE内的所注入剂量在从约2X 1013cm_2到约12X 1013cm_2的范围内；以及
[0030]其中第二区域内的掺杂浓度与JTE内的掺杂浓度大体相同。
[0031]根据第二方面的半导体器件，其中第一掺杂剂类型是η型且第二掺杂剂类型是P型。
[0032]根据第二方面的半导体器件，其中JTE包含彼此分离的多个分立区域，且其中JTE内的分立区域掺杂有第二掺杂剂类型，使得JTE的有效掺杂剂分布在远离主阻挡结边缘的方向上减少。
[0033]根据第二方面的半导体器件，其中半导体器件是金属氧化物半导体场效晶体管(MOSFET)。
[0034]根据本公开的第三方面，提供一种半导体器件，该半导体器件包括:
[0035]衬底；
[0036]含有布置在衬底上的碳化硅的半导体层，其中该半导体层包含第一区域、第二区域和结终端延伸(JTE)；
[0037]其中第一区域掺杂有第一掺杂剂类型以具有第一导电类型，第二区域和JTE掺杂有第二掺杂剂类型以具有第二导电类型；
[0038]其中第二区域和JTE内的所注入剂量在从约2 X 1013cm_2到约7.SXlO1W的范围内；以及
[0039]其中第二区域内的掺杂浓度与JTE内的掺杂浓度大体相同。
[0040]根据第三方面的半导体器件，其中第一掺杂剂类型是η型且第二掺杂剂类型是P型。
[0041]根据第三方面的半导体器件，其中JTE包含彼此分离的多个分立区域，且其中JTE内的分立区域掺杂有第二掺杂剂类型，使得JTE的有效掺杂剂分布在远离主阻挡结边缘的方向上减少。
[0042]根据第三方面的半导体器件，其中半导体器件是金属氧化物半导体场效晶体管(MOSFET)。
【专利附图】
【附图说明】
[0043]当参照附图阅读以下【具体实施方式】时，本发明的这些以及其他特性、方面和优势将变得更易于理解，其中贯穿附图中同样的字符代表同样的部分，其中:
[0044]图1是根据本发明一些实施例的剖视图，图解示出制造半导体器件的方法步骤。
[0045]图2是根据本发明一些实施例的剖视图，图解示出制造半导体器件的方法步骤。
[0046]图3是根据本发明一些实施例的剖视图，图解示出制造半导体器件的方法步骤。
[0047]图4是根据本发明一些实施例的剖视图，图解示出制造MOSFET的方法步骤。
[0048]图5是根据本发明一些实施例的剖视图，图解示出制造MOSFET的方法步骤。
[0049]图6是根据本发明一些实施例的剖视图，图解示出制造MOSFET的方法步骤。
[0050]图7是根据本发明一些实施例的剖视图，图解示出制造MOSFET的方法步骤。
[0051]图8是根据本发明一些实施例的半导体器件的剖视图。
【具体实施方式】
[0052]如下文详细讨论，本发明的实施例中有些包括制造含有结终端延伸(JTE)的碳化硅(SiC)半导体器件的方法。
[0053]近似语言，如本文贯穿于说明书和权利要求书中所用，可应用于修饰任意量化表述，其可获准变化而不导致其关联的基本功能的改变。因此，由词语或多个词语修饰的数值，比如“约”和“大体”并不局限于规定的准确数值。在某些情况下，近似语言可对应于测量数值的仪器的精确度。此处及贯穿于说明和权利要求中，范围限制可被结合和/或互换，这类范围是确定的且包含其中所含的所有子区间，除非上下文或语言另外说明。
[0054]在下文的说明书和权利要求书中，单数形式“一” (a)、“一”(an)和“该”(the)包含复数概念，除非上下文另外明确指定。如此处所用，词语“或”并不意指排他的，而指的是出现的参考部件(例如，区域)中的至少一个，并且包括在其中存在参考部件的组合的情况，除非上下文另外明确指定。
[0055]如此处所用，词语“层”指的是一种材料以连续或非连续方式配置在至少一部分下垫面上。进一步地，词语“层”并不一定意味着配置材料的厚度均匀，并且配置材料可具有均匀的或不同的厚度。此外，如此处所用的词语“层”指的是单一层或多层，除非上下文另外清楚指定。
[0056]如此处所用，词语“配置在”指的是多个层布置为彼此直接接触或通过他们之间的中间层间接接触，除非另外特别说明。如此处所用的词语“Btt邻的”意指这两层布置为连续的且彼此直接接触。
[0057]在本发明中，当层被描述为“在”另一层或衬底“之上”时，应当理解为这些层要么彼此互相直接接触，要么在这些层之间有一个(或更多)层或特征。进一步地，词语“在......之上”描述了多个层彼此间的相对位置且并不一定意味着“在......的顶部”，因为相对位置在上面或在下面取决于器件对于观察者的定位。此外，“顶部”、“底部”、
“在......之上”、“在......之下”和这些词语变形的使用都是为了方便起见，且并不需要部件任意特别的定位，除非另作说明。
[0058]如稍后将详细描述，提供一种制造半导体器件的方法。图1-3示意地表述了制备半导体器件100的方法，根据本发明的一个实施例。如图1所示，该方法包括提供含有碳化硅(SiC)的半导体层120。该半导体层包括掺杂有第一掺杂剂类型(例如，η型掺杂剂)的第一区域121，使得其具有第一导电类型(例如，η型)。
[0059]在一些实施例中，半导体层120可进一步布置在衬底110上。衬底110和半导体层120可以是η型或P型。例如，半导体层可以是碳化硅任意多型体的SiC层，比如3C-SiC、4H-SiC或6H-SiC多型体。衬底110可包含碳化硅。在一个实施例中，衬底可以是重掺杂n+SiC衬底以及SiC半导体层也可以是η型。在一些实施例中，衬底的掺杂浓度可在从约118CnT3到约121CnT3范围内。在一些实施例中，SiC半导体器件层中的掺杂浓度可在从约114CnT3到约117CnT3范围内。在一些实施例中，缓冲层(未显示)可以进一步衬底110和半导体层120之间。
[0060]半导体层120可以在衬底之上外延生长。例如，沉积技术比如化学气相沉积法(CVD)可被执行以形成半导体层120。在某些实施例中，半导体层120的厚度可在从I微米到约200微米的范围内。
[0061]如图2和3所示，该方法进一步包括使用单一注入掩模130和大体近似的注入剂量HO向半导体层120注入第二掺杂剂类型(例如P型掺杂剂)，以在半导体层120内形成第二区域122和结终端延伸(JTE) 124。如本文所用的词语“ JTE”指的是较重掺杂半导体区域(第二区域)的较轻掺杂延伸，该重掺杂半导体区域邻接具有相反导电类型的轻掺杂半导体区域以形成P-n结。JTE区域的职能之一是通过横向延伸阻挡结来减少高电场，否则其将出现在P-n结的无终端部分附近，且尤其是在器件有源区外围。
[0062]第一区域122可被称为半导体器件、比如金属氧化物半导体场效晶体管(MOSFET)或绝缘棚双极型晶体管(IGBT)中的“阱区”。进一步地，在半导体器件比如双极结型晶体管(BJT)或闸流晶体管中，第一区域122也可被称为“基极区”。为了进一步描述，词语“阱区”和“第一区域”在此可交换使用。然而，应当注意的是下文的描述也适用于BJT或闸流晶体管的上下文中的“基极区”。
[0063]如图3所示，JTE的至少一部分被布置在与第一区域122同时掺杂并相连续的区域内。这个区域可被称为“阱-终端区”且可进一步包括早前提到的阻挡结。再参考图3，参考符号125表示由半导体层120内阱区122定义的阻挡结。
[0064]如此处所用的词语“单一注入掩模”指的是单掩模，用来提供有源区(例如阱区122)内所需的掺杂剂分布/剂量以及JTE区域124内所需的有效剂量。在一些实施例中，该方法可进一步包括在半导体层120上图案化单一注入掩模130，例如通过光刻法，以及掺杂剂可用传统的离子注入工艺(图2)注入到第二半导体层120内。
[0065]如图2和3所示，单一注入掩模130进一步包括在半导体层120内定义窗口区域122和JTE 124的很多窗口区域131。窗口区域131进一步以开窗密度为特征。如此处所用的词语“开窗密度”指的是无掩模区域与全部区域的面积比。如此处所用的词语“开窗密度分布”指的是开窗密度数作为离主阻挡结横向增加距离的函数。
[0066]在一些实施例中，多窗口区域131进一步包括在半导体层120内定义主阻挡结125的区域135，如图2和3所示。在这类情况下，窗口区域131的开窗密度在远离定义主阻挡结125 (如图2中箭头所示)的区域135的方向上横向减少。
[0067]在一些实施例中，窗口区域的开窗密度横向发生变化，使得有效所注入剂量在从主阻挡结处的全部所注入剂量的约80%到JTE终端部分处的全部所注入剂量的约10%的范围内变化，且更具体地为从约70%到约10%。
[0068]如先前说明的，定义JTE 124的窗口区域134的开窗密度横向减少。在一些实施例中，窗口区域134的开窗密度在从主阻挡结135处的约90%到JTE 124终端部分136处的约5%的范围内变化。更具体地，窗口区域134的开窗密度可在从主阻挡结135处的约80%到JTE 124终端部分136处的约10%的范围内变化。再具体地，窗口区域134的开窗密度可在从主阻挡结135处的约70%到JTE124终端部分136处的约10%的范围内变化。
[0069]如此处所用的词语“大体近似的注入剂量”意思是用于提供阱区122和JTE124所需掺杂剂分布的单一注入剂量变化少于约5%。这和用来制造阱区122和JTE 124的典型方法形成对比，其中不同的注入掩模以及不同的注入剂量被采用以改变阱区和JTE内的掺杂浓度分布。正如本领域内一名普通技术人员能够领会的，使用两种不同掩模和注入剂量会导致工艺步骤数的增加和工艺成本的增加。
[0070]在一些实施例中，注入剂量在从约2 X 113CnT2到约12 X 113CnT2的范围内。更具体地，注入剂量可在从约2X1013cm_2到约7.5X 11W2的范围内。再更具体地，注入剂量可在从约2 X 113CnT2到约5 X 113CnT2的范围内。
[0071 ] 正如本领域内一名普通技术人员能够领会的，注入步骤可包括一个或多个注入工艺子步骤，其中注入可在每一个注入工艺子步骤中用单一注入能量/剂量或用多离子注入能量/剂量来实现。然而，如先前说明的，注入用单一注入掩模和大体近似的注入剂量来执行以形成阱区和JTE区域。
[0072]在一些实施例中，向半导体层120注入第二掺杂剂类型是在一个或多个大于5keV且小于700keV范围内的注入能量下实现。更具体地，向半导体层120注入第二掺杂剂类型可在一个或多个大于20keV且小于400keV范围内的注入能量下实现以提供上文定义范围内的全部注入剂量。
[0073]阱区122和JTE 124可进一步包括单一阱结构或很多结构，如图3所示。在某些实施例中，阱区122包括很多分立阱结构，且JTE 124包括很多JTE结构。
[0074]在某些实施例中，JTE 124包括很多分立区域，其彼此可分离(取决于特定JTE区域的有效剂量)。JTE 124内的分立区域掺杂有第二掺杂剂类型(例如，P型)，使得JTE的有效掺杂在远离主阻挡结边缘的方向上减少。有效JTE掺杂(在124中由受体电荷减去供体电荷来定义)可通过在注入期间改变覆掩模区对未覆掩模区的密度而被部分控制。有效JTE量/掺杂被定义为所注入剂量/掺杂的结果以及未覆掩模空间密度对全部区域面积比(开窗密度)。有效JTE掺杂可通过依据开窗密度改变未覆掩模区对全部区域的面积比，沿离主阻挡结的横向增加距离而变化。
[0075]如先前说明的，半导体层120可掺杂第一掺杂剂类型以具有第一导电类型。阱区122和JTE 124可进一步掺杂第二掺杂剂类型以具有第二导电类型。例如，第一和第二导电类型可为P型和η型。在某些实施例中，第一和第二导电类型可为η型和P型。在此类情况下，该方法包括在η型SiC半导体层内形成P阱区和P掺杂JTE。适合的非限制性P型掺杂剂例子包括硼、铝、镓、镁、碳、钙或它们的组合。适合的非限制性η型掺杂剂例子包括氮、磷、砷、锑或它们的组合。
[0076]应当注意的是，制造半导体器件的方法适用于很多器件类型，取决于具体的掺杂。因此，适合的非限制性半导体器件100的例子包括金属氧化物半导体场效晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)、双极结型晶体管(BJT)、闸流晶体管或二极管。在某些实施例中，半导体器件是MOSFET。
[0077]现在参照图4-7，根据本发明的一些实施例，公开一种制造MOSFET 100的方法。在此类情况下，该方法进一步包括移除注入掩模130的步骤，接着掺杂半导体层以形成具有第一导电类型(例如，η型)的源区123，如图4所示。源区可例如，通过光刻法和离子注入法来形成，如早前其他区域所涉及的。
[0078]那之后，如图5所示，可形成基极区(ρ+区域)。漏电极127还可，例如通过气相沉积法和/或电镀法形成，与衬底110的接触半导体层120 (图6)的表面的相反表面接触。
[0079]栅极128也可形成在半导体层上，通过首先在半导体层120上沉积绝缘层129，接着在绝缘层129 (图7)上形成栅极128。适合的非限制性绝缘层129材料的例子可包括二氧化硅。源电极126可形成与源区123接触，例如，通过气相沉积法和/或电镀法(图5)。
[0080]如先前说明的，形成ρ阱和JTE的传统方法包括不同的掩模序列和注入步骤。根据本发明一些实施例的多个方法考虑到了使用单一注入掩模和大体近似的注入剂量以同时形成阱区和JTE。因此，阱区和JTE形成的工艺步骤可被合并，其能简化全工艺流程且节省注入和加工成本。
[0081]进一步地，不同于硅基半导体器件，由于许多材料和技术因素，在SiC半导体器件内将JTE注入和阱区/基极区注入合并成单一配置或工艺步骤是更复杂的。在碳化硅功率MOSFET中，反向沟道迁移率比传统硅MOSFET中的低得多。为降低传导损失，碳化硅功率MOSFET典型地设计有非常短的沟道，例如小于0.7μπι。因此，为了抵挡过早的穿通或漏极引发能障下降的限制击穿，采用比临界量更大的所注入剂量来形成阱区。并且，由于碳化硅内的掺杂剂扩散得非常缓慢且需要非常高的温度，所以离子注入是形成阱区的优选方法。传统的离子注入设备受限于能量，如此以致产生的结深度近似xj = Iym或更少。这进一步抬高了所需的阱浓度以抵挡穿通现象并获得在源区下充分地低扩展电阻。在碳化硅器件内，产生的最佳阱区/基极区所注入剂量趋向于为大于Qc (由Qc= esE。定义，其中^是介电常数而E。是临界磁场)的几倍。示例碳化硅MOSFET阱区可注入5X 113CnT2的量而最佳JTE所注入剂量可为1-2X 1013cm_2。本发明的实施例考虑了最佳碳化硅阱区和JTE区域两者具有相同的所注入剂量，而且使用常见的低成本且典型地高产能的离子注入技术。
[0082]在一个实施例中，公开了一种半导体器件。图8示出了半导体器件100，根据本发明的一个实施例。半导体器件100包括衬底110和布置在衬底110上由碳化硅组成的半导体层120。如图3所示，该半导体层120含有第一区域121、第二区域122和JTE 124。第一区域121掺杂有第一掺杂剂类型以具有第一导电类型。第二区域122和JTE 124掺杂有第二掺杂剂类型以具有第二导电类型。
[0083]在一些实施例中，第一掺杂剂类型是P型，而第二掺杂剂类型是η型。在其他实施例中，第一掺杂剂类型是η型而第二掺杂剂类型是ρ型。在此类情况下，半导体包括P型第二区域122 (也被称为ρ阱区)和ρ型JTE 124在半导体层120内。
[0084]第二区域122和JTE 124进一步以所注入剂量和掺杂浓度为特征。如此处所用的词语所注入剂量指的是注入第二区域内的掺杂剂的数量，且与指用于注入的剂量的词语“注入剂量”区别开来。如此处所用的词语“所注入剂量”指的是从半导体层表面到冶金结的掺杂剂的整体浓度。
[0085]在一些实施例中，第二区域和JTE内的所注入剂量在从约2X1013cm_2到约12 X 11W2的范围内。更具体地，所注入剂量可在从约2 X 11W2到约7.5 X 11W的范围内。再更具体地，所注入剂量可在从约2X 113CnT2到约5X 113CnT2的范围内。进一步地，第二区域内给定点位置的掺杂浓度与JTE内给定点位置的掺杂浓度大体相同。
[0086]如先前说明的，适合的非限制性半导体器件100的例子包括金属氧化物半导体场效晶体管(MOSFET)、绝缘棚双极型晶体管(IGBT)、双极结型晶体管(BJT)、闸流晶体管或二极管。在某些实施例中，半导体器件是MOSFET。在某些实施例中，半导体器件是IGBT。
[0087]再次参考图7，示出了根据本发明一些实施例的MOSFET 100。该M0SFET100包含衬底110和布置在衬底110上的半导体层120。该MOSFET 100进一步包括栅极128，布置在半导体层120的表面上。例如，栅极128可被布置在绝缘体129上，其直接接触半导体层120，如图7所示。该MOSFET 100进一步包括漏电极127，布置在毗邻衬底110与布置半导体层120的表面相反的表面上。
[0088]进一步地，如图7所示，半导体层120包括具有第一导电类型(例如，η型)的第一区域121 ;以及具有第二导电类型(例如，ρ型)的第二区域122 (例如，阱区)和JTE 124。该MOSFET 100进一步包括接触源电极126的第一导电类型(例如，η型)的源区123。
[0089]所附权利要求意为概括地声明本发明与其所构想的一样并且此处陈述的多个示例仅为说明选自全部可能实施例集合的所选实施例。因此，在本发明中，所附权利要求书并不受限于对用来说明本发明特性的例子的选择。如权利要求中所用，词语“包含”和其逻辑语法变形还面向和包括变化的和不同的程度的短语比如举个例子，但不局限于此，“基本由......组成”和“由......组成”必要时，已提供范围；那些范围已把其间的所有子区间包含在内。可预期的是，这些范围内的变动将浮现在本领域内普通技术人员的心中而并未显现于公众，这些变动应当可能解释为被所附权利要求所覆盖。还可预料到的是，科学和技术的改进将使因为语言的不严密性现在不能预期的等价物和替代物成为可能，而这些变化也应解释可能为所附权利要求书所覆盖。
【权利要求】
1.一种制造半导体器件的方法，该方法包括: 提供含有碳化硅的半导体层，其中该半导体层包含掺杂有第一掺杂剂类型的第一区域；以及 使用单一注入掩模和大体近似的注入剂量向所述半导体层注入第二掺杂剂类型，以在所述半导体层内形成第二区域和结终端延伸(JTE)； 其中所述注入剂量在从约2 X 113CnT2到约12 X 113CnT2的范围内。
2.根据权利要求1所述的方法，其中所述单一注入掩模包括在所述半导体层内定义所述第二区域和所述JTE的多个窗口区域，其中所述窗口区域进一步包括在所述半导体层内定义主阻挡结的区域，并且其中所述窗口区域的开窗密度在远离定义所述主阻挡结的所述区域的方向上横向减少。
3.根据权利要求2所述的方法，其中定义所述主阻挡结的所述区域处的开窗密度小于80%。
4.根据权利要求2所述的方法，其中窗口区域的开窗密度横向发生变化，使得有效所注入剂量在从所述主阻挡结处的约80%到所述JTE的终端部分处的全部所注入剂量的约10%的范围内变化。
5.根据权利要求2所述的方法，其中所述窗口区域的开窗密度横向发生变化，使得有效所注入剂量在从所述主阻挡结处的约70%到所述JTE的终端部分处的全部所注入剂量的约10%的范围内变化。
6.根据权利要求1所述的方法，其中所述注入剂量在从约2X113CnT2到约7.5 X 113CnT2 的范围内。
7.根据权利要求1所述的方法，其中所述注入剂量在从约2X 113CnT2到约5 X 113CnT2的范围内。
8.根据权利要求1所述的方法，其中向所述半导体层注入第二掺杂剂类型以大于5keV且小于700keV的范围内的一个或多个注入能量来执行。
9.根据权利要求1的方法，其中所述第一掺杂剂类型是η型而所述第二掺杂剂类型是P型。
10.根据权利要求1所述的方法，其中所述JTE含有彼此分离的多个分立区域，并且其中所述JTE内的分立区域掺杂有所述第二掺杂剂类型，使得所述JTE的有效掺杂剂分布在远离所述主阻挡结边缘的方向上减少。
【文档编号】H01L21/336GK104282537SQ201410476272
【公开日】2015年1月14日 申请日期:2014年7月2日 优先权日:2013年7月2日
【发明者】P·A·罗西, A·V·博罗特尼科夫, S·J·肯纳利 申请人:通用电气公司