改善浅沟槽隔离边缘SiC应力性能的方法
【专利摘要】本发明提供了一种改善浅沟槽隔离边缘SiC应力性能的方法。其中，在硅衬底中形成进行浅沟槽隔离的步骤包括依次执行的下述步骤：在硅衬底表面依次淀积垫层二氧化硅层和垫层氮化硅层；对垫层二氧化硅层、垫层氮化硅层和硅衬底进行有源区光刻和刻蚀以便在硅衬底中形成凹槽；其中，所述凹槽的侧壁相对于与硅片表面垂直的线所成的角度介于15度至60之间；在凹槽中填充二氧化硅并通过化学机械研磨对填充的二氧化硅进行平坦化处理以得到浅沟槽隔离主体；剥离垫层氮化硅层，并剥离垫层二氧化硅层。
【专利说明】改善浅沟槽隔离边缘310应力性能的方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及一种改善浅沟槽隔离边缘31(:应力性能的方法。
【背景技术】
[0002]随着超大规模集成电路技术的迅速发展，108？21器件的尺寸在不断减小，通常包括器件沟道长度的减小，栅氧化层厚度的减薄等以获得更快的器件速度。但是随着超大规模集成电路技术发展至超深亚微米级时，特别是90纳米及以下技术节点时，减小沟道长度会带来一系列问题，为了控制短沟道效应，会在沟道中掺以较高浓度的杂质，这会降低载流子的迁移率，从而导致器件性能下降，单纯的器件尺寸减小很难满足大规模集成电路技术的发展。因此，应力工程的广泛研究用来提高载流子的迁移率，从而达到更快的器件速度，并满足摩尔定律的规律。
[0003]上世纪80年代到90年代，学术界就已经开始基于硅基衬底实现异质结构研究，直到本世纪初才实现商业应用。其中有两种代表性的应力应用，一种是双轴应力技术(81^181 ；另一种是单轴应力技术(此丨狀匕丨丁，即应力记忆技术(81:1-688 1611101-1281:1011 16(^1101087)、110281 及选择性(或嵌入)外延生长娃碳 310 漏源(参见文献 1.八叩一七已 1.,1歷6七￡11.，7181,卯.44-45，2007，对匪的沟道施加张应力提高电子的迁移率，选择性(或嵌入)外延生长锗硅对沟道施加压应力提高空穴的迁移率，从而提高器件的性能，见图2。
[0004]目前，对于31(:外延生长工艺的研究主要集中于如何提高31(:中碳的浓度，碳的浓度越高，晶格失配越大，产生的应力越大，对载流子迁移率的提高越显著；另外，31(:的形状，31(:漏源接近多晶硅的边缘，即靠近器件沟道，应力越直接作用于器件沟道的载流子，对器件性能的提升明显。
[0005]以上所有的研究开发都是基于硅衬底，也就是说，硅衬底提供31(:生长的种子，31(:沿着硅的晶格进行外延生长，但是，半导体工艺中，器件之间通过浅沟槽隔离工艺(811)实现电学隔离，311中使用二氧化硅进行填充，因此在311与有源区边缘，310外延工艺会受到311的影响，311不能够提供足够的硅“种子”，就会出现31(:选择性外延工艺中的左右两侧311边缘310生长低落甚至缺失。
【发明内容】
[0006]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改善浅沟槽隔离边缘310应力性能的方法。
[0007]为了实现上述技术目的，根据本发明，提供了一种改善浅沟槽隔离边缘31(:应力性能的方法，包括:在硅衬底中形成浅沟槽隔离，并且制造以浅沟槽隔离隔开的匪03器件和/或？103器件。
[0008]优选地，在硅衬底中形成进行浅沟槽隔离的步骤包括依次执行的下述步骤:在硅衬底表面依次淀积垫层二氧化娃层和垫层氮化娃层；对垫层二氧化娃层、垫层氮化娃层和硅衬底进行有源区光刻和刻蚀以便在硅衬底中形成凹槽；其中，所述凹槽的侧壁相对于与硅片表面垂直的线所成的角度介于15度至60之间；在凹槽中填充二氧化硅并通过化学机械研磨对填充的二氧化硅进行平坦化处理以得到浅沟槽隔离主体；剥离垫层氮化硅层，并剥离垫层二氧化硅层。
[0009]优选地，所述凹槽的侧壁相对于与硅片表面垂直的线所成的角度介于20度至50度之间。
[0010]优选地，所述凹槽的侧壁相对于与硅片表面垂直的线所成的角度介于30度至45度之间。
[0011]优选地，所述凹槽的侧壁相对于与硅片表面垂直的线所成的角度为35度或40度。
[0012]优选地，制造以浅沟槽隔离隔开的匪03器件和/或？103器件包括下述步骤:进行阱注入形成~型阱和/或？型阱；制作栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶硅的光刻形成栅极；通过原子淀积生成的二氧化硅保护层，保护器件的硅表面，减少表面硅的损失；制作第一栅极侧墙；进行？103轻掺杂注入形成？103器件漏轻掺杂结构；进行锗硅外延生长工艺；进行匪03轻掺杂注入形成匪03器件漏轻掺杂结构。制作第二栅极侧墙，第二栅极侧墙包括3102层和318层；形成匪03源漏310外延区。
[0013]优选地，所述形成匪03源漏31(:外延区的步骤包括:形成与浅沟槽隔离邻接的型硅凹槽；在型硅凹槽中外延生长310。
[0014]优选地，制造以浅沟槽隔离隔开的匪03器件和/或？103器件包括下述步骤:进行阱注入形成~型阱和/或？型阱；制作栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶硅的光刻形成栅极；通过原子淀积生成的二氧化硅保护层，保护器件的硅表面，减少表面硅的损失；制作第一栅极侧墙；进行？103轻掺杂注入形成？103器件漏轻掺杂结构；进行锗硅外延生长工艺；进行匪03轻掺杂注入形成匪03器件漏轻掺杂结构。制作第二栅极侧墙，第二栅极侧墙包括3102层和318层；形成匪03源漏310外延区。
[0015]优选地，所述形成匪03源漏31(:外延区的步骤包括:形成与浅沟槽隔离邻接的型硅凹槽；在型硅凹槽中外延生长310。
[0016]本发明合理优化浅沟槽隔离刻蚀工艺，使得浅沟槽隔离角度较大，这时浅沟槽隔离二氧化硅会对311边缘下方的硅进行保护，减少了浅沟槽隔离侧壁硅的损耗，浅沟槽隔离侧壁留下的硅会比较多，提供了更多的31(:选择性生长所需的“种子”，增强31(:选择性外延生长能力，提高后续31(:半导体工艺制程能力。
【专利附图】
【附图说明】
[0017]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0018]图1示意性地示出了 311氧化硅层与有源区硅表面的高度差。
[0019]图2示意性地示出了根据本发明优选实施例的改善浅沟槽隔离边缘31(:应力性能的方法的流程图。
[0020]图3至图6示意性地示出了根据本发明根据本发明优选实施例的改善浅沟槽隔离边缘31(:应力性能的方法的各个步骤。
[0021]图7至图10示意性地示出了不同的浅沟槽隔离侧壁角度对浅沟槽隔离侧壁下方的硅的影响。
[0022]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0023]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0024]图2示意性地示出了根据本发明优选实施例的改善浅沟槽隔离边缘31(:应力性能的方法的流程图。
[0025]具体地，如图2所示，根据本发明优选实施例的改善浅沟槽隔离边缘31(:应力性能的方法包括:
[0026]首先进行步骤310，在硅衬底10中形成浅沟槽隔离。
[0027]在硅衬底10中形成进行浅沟槽隔离的步骤310具体可包括下述步骤:
[0028]首先在硅衬底10表面依次淀积垫层二氧化硅层1和垫层氮化硅层2(如图3所示)；
[0029]然后对垫层二氧化硅层1、垫层氮化硅层2和硅衬底10进行有源区光刻和刻蚀以便在硅衬底10中形成凹槽3(如图4所示)；其中，所述凹槽3的侧壁相对于与硅片表面垂直的线所成的角度介于15度至60之间，优选地介于20度至50度之间；进一步优选地介于30度至45度之间，例如可以选取35度、40度等角度值。
[0030]随后在凹槽3中填充二氧化硅并通过化学机械研磨对填充的二氧化硅进行平坦化处理以得到浅沟槽隔离20(如图5所示)；由此，浅沟槽隔离侧壁相对于与硅片表面垂直的线所成的角度(简称“浅沟槽隔离侧壁角度”)也处于上述角度范围内。
[0031]然后剥离垫层氮化硅层2(如图6所示
[0032]图7至图10示意性地示出了不同的浅沟槽隔离侧壁角度对浅沟槽隔离侧壁下方的硅的影响。图7和图8示出了浅沟槽隔离侧壁角度相对较小(其中示出了最小的“0”角度的情况)的情况，图7和图8示出了浅沟槽隔离侧壁角度相对较大的情况。
[0033]浅沟槽隔离侧壁角度较小时，即干法刻蚀会沿着浅沟槽隔离边缘往下刻蚀硅，浅沟槽隔离侧壁留下的硅会比较少，浅沟槽隔离边缘31(:生长时会出现低落甚至缺失。当浅沟槽隔离侧壁角度较大时，浅沟槽隔离二氧化硅会对311边缘下方的硅进行保护，减少了浅沟槽隔离侧壁硅的损耗，浅沟槽隔离侧壁留下的硅会比较多，提供了更多的31(:选择性生长所需的“种子”，增强31(:选择性外延生长能力，提高后续31(:半导体工艺制程能力。但是浅沟槽隔离侧壁角度太大也不利于器件布局以及对浅沟槽隔离侧壁留下的硅的利用效率，因此上述角度范围是优选的而且有利的。
[0034]这样，后续即可制造以浅沟槽隔离隔开的匪03器件和/或？103器件，具体包括下述步骤311至321等常规步骤。
[0035]接着进行步骤311，进行阱注入形成~型阱和/或？型阱。
[0036]接着进行步骤312，制作栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶娃的光刻形成栅极。
[0037]接着继续步骤313，通过原子淀积生成的二氧化硅保护层，保护器件的硅表面，减少表面娃的损失。
[0038]接着继续步骤314，可选地，针对输入输出器件区域执行轻掺杂注入形成外围的输入输出器件的漏轻掺杂结构。
[0039]接着继续步骤315，制作第一栅极侧墙；例如，第一栅极侧墙的材料是5化；具体地，例如制作第一栅极侧墙的步骤包括5化的淀积和刻蚀。
[0040]接着继续步骤316，进行？103轻掺杂注入形成？103器件漏轻掺杂结构。
[0041]接着继续步骤317，进行锗硅外延生长工艺。
[0042]接着继续步骤318，进行匪03轻掺杂注入形成匪03器件漏轻掺杂结构。
[0043]接着继续步骤319，制作第二栅极侧墙，第二栅极侧墙包括3102层和3.层；例如，第二栅极侧墙的形成包括多3102和5化的淀积和刻蚀。
[0044]接着继续步骤320，形成匪03源漏310外延区。其中，形成与浅沟槽隔离邻接的型硅凹槽，并且在型硅凹槽中外延生长310。
[0045]接着继续步骤321，进行源漏注入形成源漏极。
[0046]接着制作金属前介质、通孔、金属插塞和金属层。
[0047]本发明合理优化浅沟槽隔离刻蚀工艺，使得浅沟槽隔离角度较大，这时浅沟槽隔离二氧化硅会对311边缘下方的硅进行保护，减少了浅沟槽隔离侧壁硅的损耗，浅沟槽隔离侧壁留下的硅会比较多，提供了更多的31(:选择性生长所需的“种子”，增强31(:选择性外延生长能力，提高后续31(:半导体工艺制程能力。
[0048]可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于包括:在硅衬底中形成浅沟槽隔离，并且制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件； 其中，在硅衬底中形成进行浅沟槽隔离的步骤包括依次执行的下述步骤: 在娃衬底表面依次淀积垫层二氧化娃层和垫层氮化娃层； 对垫层二氧化娃层、垫层氮化娃层和娃衬底进行有源区光刻和刻蚀以便在娃衬底中形成凹槽；其中，所述凹槽的侧壁相对于与硅片表面垂直的线所成的角度介于15度至60之间； 在凹槽中填充二氧化硅并通过化学机械研磨对填充的二氧化硅进行平坦化处理以得到浅沟槽隔离主体； 剥离垫层氮化硅层，并剥离垫层二氧化硅层。
2.根据权利要求1所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述凹槽的侧壁相对于与硅片表面垂直的线所成的角度介于20度至50度之间。
3.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述凹槽的侧壁相对于与硅片表面垂直的线所成的角度介于30度至45度之间。
4.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述凹槽的侧壁相对于与硅片表面垂直的线所成的角度为35度。
5.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述凹槽的侧壁相对于与硅片表面垂直的线所成的角度为40度。
6.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件包括下述步骤: 进行阱注入形成N型阱和/或P型阱； 制作栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶硅的光刻形成栅极； 通过原子淀积生成的二氧化硅保护层，保护器件的硅表面，减少表面硅的损失； 制作第一栅极侧墙； 进行PMOS轻掺杂注入形成PMOS器件漏轻掺杂结构； 进行锗硅外延生长工艺； 进行NMOS轻掺杂注入形成NMOS器件漏轻掺杂结构。 制作第二栅极侧墙，第二栅极侧墙包括S12层和SiN层； 形成NMOS源漏SiC外延区。
7.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述形成NMOS源漏SiC外延区的步骤包括: 形成与浅沟槽隔离邻接的U-型硅凹槽； 在U-型硅凹槽中外延生长SiC。
8.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述方法用于制造CMOS器件。
【文档编号】H01L21/762GK104392955SQ201410664627
【公开日】2015年3月4日 申请日期:2014年11月19日 优先权日:2014年11月19日
【发明者】周建华 申请人:上海华力微电子有限公司