技术领域本发明涉及一种封装制程，特别是关于一种能改善封装制程良率的电子封装件及其制法。
背景技术：
贯穿胶体(Throughmoldingvia，简称TMV)的技术，目前已广泛运用于半导体领域，其主要技术为利用激光烧灼方式于封装胶体表面进行开孔制程，以增加布线空间。例如，制作扇出型(Fan-Out，简称FO)封装堆栈(PackageonPackage，简称POP)结构时，便会使用该技术。图1A至图1F为现有封装堆栈装置的其中一电子封装件1的制法的剖面示意图。如图1A所示，设置一如半导体芯片的电子组件10于一第一承载件11的离形层110上，再形成一包覆层13于该离形层110上以覆盖该电子组件10。如图1B所示，将具有铜箔120的第二承载件12设于该包覆层13上。如图1C所示，移除该第一承载件11及其离形层110，以露出该电子组件10与包覆层13。如图1D所示，以激光方式或反应性离子蚀刻(ReactiveIonEtching，简称RIE)形成多个通孔130于该电子组件10周边的包覆层13上。如图1E所示，填入导电材料于该些通孔130中，以形成导电柱14，再于该包覆层13上形成多个线路重布层(redistributionlayer，简称RDL)15，以令该线路重布层15电性连接该导电柱14与电子组件10。如图1F所示，移除该第二承载件12，再利用该铜箔120进行图案化线路制程，以形成线路结构16，之后再进行切单制程。惟，现有电子封装件1的制程中，以封胶材料(即包覆层13)完全包覆该电子组件10，因封胶材料与半导体芯片两者间的热膨胀系数(Coefficientofthermalexpansion，简称CTE)差异过大，所以制作过程中或是终端切单产品，皆会有翘曲过大的现象发生，而造成后续制程及最终产品可靠度不佳等问题。此外，因一次制作该通孔130的深度极深，所需的激光或反应性离子蚀刻的能量太强，因而会直接破坏该铜箔120，使该导电柱14无法有效电性连接至预定的电路(即该线路结构16)，也就是容易损害该铜箔120而影响后续制作该线路结构16的良率，所以会造成终端产品的可靠度不佳的问题。因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现要素：
鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，以避免破坏该第一导电部。本发明的电子封装件，包括：板体，其具有相对的第一侧与第二侧，且该板体的第一侧上具有凹部与至少一第一开孔，并于该板体的第二侧上具有与该第一开孔相通的至少一第二开孔，令该第一开孔与第二开孔构成通孔；电子组件，其设于该凹部中；介电层，其形成于该板体的第一侧与该电子组件上；线路层，其形成于该介电层上并电性连接该电子组件；以及导电体，其设于该通孔中，且具有设于该第一开孔中并电性连接该线路层的第一导电部、及设于该第二开孔中并电性连接该第一导电部的第二导电部。前述的电子封装件中，该第一导电部与第二导电部之间具有交界面。本发明还提供一种电子封装件的制法，包括：提供一具有相对的第一侧与第二侧的板体，该板体的第一侧上具有凹部与至少一第一开孔；置放一电子组件于该凹部中；形成介电层于该板体的第一侧与该电子组件上；形成线路层于该介电层上，且该线路层电性连接该电子组件，又该线路层具有延伸至该第一开孔中的第一导电部；形成至少一第二开孔于该板体的第二侧上，且该第二开孔与该第一开孔相通，令该第一开孔与第二开孔构成通孔；以及形成第二导电部于该第二开孔中，使该第二导电部电性连接该第一导电部，以于该通孔中形成导电体。前述的制法中，该凹部为以激光钻孔、机械钻孔或蚀刻方式形成者。前述的制法中，该第一开孔为以激光钻孔、机械钻孔或蚀刻方式形成者。前述的制法中，该凹部的深度大于该第一开孔的深度。前述的制法中，该第二开孔为以激光钻孔、机械钻孔或蚀刻方式形成者。前述的电子封装件及其制法中，该板体为半导体板材。前述的电子封装件及其制法中，该介电层还形成于该第一开孔的孔壁上，使该第一导电部形成于该介电层上。前述的电子封装件及其制法中，还包括形成止蚀层于该第一开孔中，使该第一导电部形成于该止蚀层上。例如，于形成该第二导电部之前，先移除该通孔中的止蚀层，令该第一导电部外露于该通孔。前述的电子封装件及其制法中，还包括于形成该线路层之前，形成导电块体于该第一开孔中，令该第一导电部形成于该导电块体上，所以该导电体还具有导电块体，其设于该第一开孔中并位于该第一导电部与该第二导电部之间，使该第一导电部藉由该导电块体电性连接该第二导电部。前述的电子封装件及其制法中，还包括形成绝缘层于该第二开孔的孔壁上，使该第二导电部形成于该绝缘层上。另外，前述的电子封装件及其制法中，还包括形成线路重布结构于该板体的第二侧上，且该线路重布结构电性连接该第二导电部。由上可知，本发明的电子封装件及其制法中，藉由该板体与该电子组件之间的热膨胀系数相似，所以可避免该板体于部分制作过程中因升温降温而发生翘曲的现象，以提升制程中及终端产品的良率。再者，藉由两阶段制程制作该通孔，使每一次所需制作的孔深减小，所以所需的激光或反应性离子蚀刻的能量不需太强，以避免破坏该第一导电部，所以能避免终端产品的可靠度不佳的问题。附图说明图1A至图1F为现有电子封装件的制法的剖面示意图；图2A至图2H为本发明电子封装件的制法的剖视示意图；以及图3A至图3C为本发明电子封装件的制法的另一实施例的剖视示意图。主要组件符号说明1、2、3电子封装件10、21电子组件11第一承载件110离形层12第二承载件120铜箔13、22包覆层130、260通孔14导电柱15、291线路重布层16线路结构20板体20a第一侧20b、20b’第二侧200凹部201第一开孔202第二开孔21a作用面21b非作用面210电极垫211结合层212保护层23介电层24止蚀层25线路层250导电盲孔26、36导电体261第一导电部262第二导电部27a、27b绝缘保护层28a、28b导电组件280凸块底下金属层29线路重布结构290绝缘层34导电块体h、d深度w、r宽度X交界面。具体实施方式以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。图2A至图2H为本发明电子封装件2的制法的剖视示意图。如图2A所示，提供一具有相对的第一侧20a与第二侧20b的板体20，该板体20的第一侧20a上具有凹部200与多个第一开孔201。于本实施例中，该板体20为半导体板材，如硅板材或玻璃板材，且该凹部200与该第一开孔201为以激光钻孔、机械钻孔或蚀刻方式(如反应性离子蚀刻)形成者。此外，该凹部200的深度h大于该第一开孔201的深度d，且各该第一开孔201位于该凹部200周边区域。如图2B所示，藉由一结合层211置放一电子组件21于该凹部200中。于本实施例中，该电子组件21为主动组件、被动组件或其组合者，且该主动组件为例如半导体芯片，而该被动组件为例如电阻、电容及电感。于此，该电子组件21为半导体芯片，其具有相对的作用面21a与非作用面21b，且该作用面21a具有一保护层212与多个电极垫210，而该非作用面21b藉由该结合层211结合至该凹部200中。如图2C所示，先形成一包覆层22于该板体20的第一侧20a上及该凹部200中以包覆该电子组件21周围，再形成一介电层23于该第一开孔201的孔壁、该包覆层22与该电子组件21的作用面21a上。接着，形成一止蚀层24于该介电层23上。于本实施例中，形成该包覆层22的材质为绝缘材，例如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、环氧树脂(expoxy)或封装材。此外，形成该介电层23的材质为无机材质，如氧化硅(SiO2)、氮化硅(SixNy)等、或有机材质，如聚酰亚胺(Polyimide,PI)、聚对二唑苯(Polybenzoxazole,PBO)、苯环丁烯(Benzocyclclobutene,BCB)等。又，形成该止蚀层24的材质为氮化硅，以供蚀刻液于硅材与氮化硅之间具有高选择性。如图2D所示，进行线路重布层(redistributionlayer，简称RDL)制程，即形成一线路层25于该介电层23上的止蚀层24上，且该线路层25具有贯穿该介电层23与该止蚀层24的多个导电盲孔250以电性连接该电子组件21的部分电极垫210，又该线路层25具有延伸至该第一开孔201中的第一导电部261，使该第一导电部261形成于该介电层23上的止蚀层24上。于本实施例中，该线路层25(含第一导电部261)可利用电镀、沉积或其它现有技术形成如含铜、铝、钛或导电胶的方式进行制作。具体地，该第一导电部261为金属柱，例如铜柱。如图2E所示，形成一绝缘保护层27a于该止蚀层24与线路层25上，以令该线路层25的部分表面外露于该绝缘保护层27a，供结合如焊球的导电组件28a。如图2F所示，先移除该板体20的第二侧20b的部分材质，再形成多个第二开孔202于该板体20的第二侧20b’上，且该第二开孔202与该第一开孔201相通，令该第一开孔201与第二开孔202构成通孔260。于本实施例中，于本实施例中，该第二开孔202以激光钻孔、机械钻孔或蚀刻方式(如反应性离子蚀刻)形成者。如图2G所示，先移除该通孔260中的止蚀层24与介电层23，令该第一导电部261外露于该通孔260，再形成一线路重布结构29于该板体20的第二侧20b’上，且形成第二导电部262于该第二开孔202中，使该第二导电部262电性连接该第一导电部261，以于该通孔260中形成由该第一导电部261与第二导电部262构成的导电体26。于本实施例中，该线路重布结构29包含一设于该板体20的第二侧20b’上的绝缘层290、及一设于该绝缘层290上的线路重布层(RDL)291，且该线路重布层291电性连接该第二导电部262。具体地，该线路重布层291与第二导电部262可利用电镀、沉积或其它现有技术形成如含铜、铝、钛或导电胶的方式一体制作。此外，该绝缘层290还延伸至该第二开孔202的孔壁上，使该第二导电部262形成于该绝缘层290上。又，该第一导电部261的宽度w小于该第二导电部262的宽度r。如图2H所示，形成一绝缘保护层27b于该线路重布结构29上，以令该线路重布层291的部分表面外露于该绝缘保护层27b，供结合如焊球的导电组件28b，其中，可依需求，形成凸块底下金属层(UnderBumpMetallurgy，简称UBM)280于该线路重布层291与该导电组件28b之间。之后进行切单制程。于另一实施例中，如图3A至图3B所示，于形成该线路层25之前，形成导电块体34于该第一开孔201中的介电层23上，令该第一导电部261形成于该导电块体34上，以于后续形成第二开孔202时，供蚀刻液于硅材与该导电块体34之间具有高选择性，因此，无需形成止蚀层。于本实施例中，该导电块体34为焊锡材料。此外，后续如图3C所示，该导电块体34位于该第一导电部261与该第二导电部262之间，使该第一导电部261藉由该导电块体34电性连接该第二导电部262，也就是该导电体36还包含该导电块体34。又，该第一导电部261的宽度等于该第二导电部262的宽度。本发明的制法中，由于该板体20为半导体板材，使其与该电子组件21之间的热膨胀系数(CTE)相似，所以相较于现有以封胶材料包覆该电子组件，本发明可避免该板体20于部分制作过程中因升温降温而发生翘曲(warpage)的现象，因而能避免该导电盲孔250与该电极垫210间的对位不准确，或因翘曲度过大而造成该电子组件21破裂的问题发生，因此，可提升制程中及终端产品的良率。此外，藉由两阶段制程(即制作第一开孔201与第二开孔202)制作该通孔260，使所需制作的孔深减小(即该第一开孔201与第二开孔202的深度)，所以所需的激光或反应性离子蚀刻的能量不需太强，因而于制作该第二开孔202时，不会破坏该第一导电部261，使该导电体26能有效电性连接该线路层25与该线路重布层291，所以能避免终端产品的可靠度不佳的问题。又，藉由布设一止蚀层24、或填入导电块体34以当作蚀刻(干式蚀刻)或激光用的停止层(Stoplayer)，所以能避免于制作该第二开孔202时破坏该第一导电部261的问题。本发明提供一种电子封装件2,3，包括：一板体20、一电子组件21、一介电层23、一线路层25以及多个导电体26,36。所述的板体20为半导体板材，其具有相对的第一侧20a与第二侧20b’，且该板体20的第一侧20a上具有一凹部200与多个第一开孔201，并于该板体20的第二侧20b’上具有与各该第一开孔201相通的多个第二开孔202，令该些第一开孔201与该些第二开孔202构成多个通孔260。所述的电子组件21设于该凹部200中。所述的介电层23形成于该板体20的第一侧20a、该第一开孔201的孔壁与该电子组件21上。所述的线路层25形成于该介电层23上并电性连接该电子组件21。所述的导电体26,36设于该通孔260中，且该导电体26具有设于该第一开孔201中并电性连接该线路层25的第一导电部261、及设于该第二开孔202中并电性连接该第一导电部261的第二导电部262，使该第一导电部261形成于该介电层23上。于一实施例中，各该第一导电部261与各该第二导电部262之间具有一交界面X。于一实施例中，所述的电子封装件2还包括一止蚀层24，其设于各该第一开孔201的孔壁的介电层23上，使各该第一导电部261形成于该止蚀层24上。于一实施例的电子封装件3中，该导电体36还具有导电块体34，其设于各该第一开孔201中并位于各该第一导电部261与各该第二导电部262之间，使各该第一导电部261藉由该些导电块体34电性连接各该第二导电部262。于一实施例中，所述的电子封装件2,3还包括一绝缘层290，其形成于各该第二开孔202的孔壁上，使该些第二导电部262形成于该绝缘层290上。于一实施例中，所述的电子封装件2,3还包括一线路重布结构29，其形成于该板体20的第二侧20b’上并电性连接各该第二导电部262。综上所述，本发明的电子封装件及其制法中，藉由该板体与该电子组件之间的热膨胀系数相似，所以可避免该板体于部分制作过程中因升温降温而发生翘曲的现象，以提升制程中及终端产品的良率。此外，藉由两阶段制程制作该通孔，使每一次所需制作的孔深减小，所以所需的激光或反应性离子蚀刻的能量不需太强，以避免破坏该第一导电部，所以能避免终端产品的可靠度不佳的问题。上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。