一种减小开关时间的vdmos器件版图结构的制作方法
【专利摘要】本实用新型公开了一种减小开关时间的VDMOS器件版图结构，包括器件元胞，所述器件元胞包括由下至上依次分布的衬底层和外延层，在外延层中分布有有源区和漂移区，在外延层的上部分布有场氧层和栅氧层，在场氧层和栅氧层的上部分布有多晶硅层，在多晶硅层上方分布有第一钝化层，在有源区多晶硅窗口中部和第一钝化层上方分布有铝电极层，铝电极层上方分布有第二钝化层；其中，有源区划分的区域为有源区多晶硅窗口，有源区多晶硅窗口周边分布的多晶硅层上对称分布有挖空的多晶硅孔，该孔位于漂移区上方。通过去掉部分多晶硅，减小栅极多晶硅的面积，从而减小器件开关时间。
【专利说明】
【技术领域】
[0001] 本实用新型涉及半导体器件制造领域，具体地说涉及一种减小开关时间的VDM0S 器件版图结构。 -种减小开关时间的VDMOS器件版图结构
【背景技术】
[0002] VDM0S场效应晶体管是场控型多子导电的功率器件，具有驱动功率小、安全工作区 宽、开关速度快、热稳定性好的特点，广泛应用于消费电子，工业设备、军用电子等领域。经 过长期的发展，VDM0S技术不断演变，其性能不断提升，主要体现在管芯面积日趋缩小、功耗 持续降低、可靠性不断提高。目前VDM0S大都采用多晶硅自对准工艺进行制造，栅电极采用 多晶硅做电极，多晶硅除元胞有源区外大面积覆盖元胞区上，这种多晶硅栅极结构已很难 提高器件开关速度。随着研究的深入，出现两种典型的器件结构和工艺，一是基于U型槽栅 工艺的TrenchMOS和基于超结结构的CoolMOS。这两种新结构/工艺器件的产生，使器件导 通电阻降低了若干倍，相同电流下大大减少了元胞数，减小了器件面积，提高了开关速度。
[0003] TrenchMOS从结构上消除了平面型VDM0S器件固有的漂移区，元胞横向尺寸得以 大幅缩小，单位面积内的元胞数量更多，相同电流下管芯面积大大缩小，开关时间得以减 小。但由于U型槽底部拐角区域容易造成电场集中，所以TrenchMOS通常应用于100V以 下的低电压范围且工艺难度较大；CoolMOS通过多次外延和注入在外延层中形成相间的P 型柱和N型柱结构，使得器件在保持反向击穿电压基本不变的同时，具有比平面器件更低 的导通电阻，单位面积内的元胞数量更多，相同电流下管芯面积大大缩小，开关时间得以减 小，在600V - 1200V范围内具有显著优势。另一方面，CoolMOS工艺复杂，具有相当的难度， 目前只有少数几家国外公司掌握该项技术。在其它电压范围内，主要是通过优化平面器件 的工艺和纵向结构，以获得高的单位面积内元胞数，在相同电流下减小管芯面积，减小开关 时间。由于多晶硅是栅电极，因而，多晶硅的面积会影响到器件的开关时间，面积大将增大 开关时间。多晶硅覆盖在器件元胞区上，但元胞的栅极开启主要在有源区，漂移区上的多晶 硅栅极对开启没有作用。 实用新型内容
[0004] 本实用新型的目的在于提供一种VDM0S器件版图结构，其目的旨在通过去掉部分 多晶硅，减小栅极多晶硅的面积，从而减小器件开关时间。
[0005] 为了达到如上目的，本实用新型采取如下技术方案：
[0006] -种减小开关时间的VDM0S器件版图结构，包括器件元胞，所述器件元胞包括由 下至上依次分布的衬底层和外延层，在外延层中分布有有源区和漂移区，在外延层的上部 分布有场氧层和栅氧层，在场氧层和栅氧层的上部分布有多晶娃层，在多晶娃层上方分布 有第一钝化层，在有源区多晶硅窗口中部和第一钝化层上方分布有铝电极层，铝电极层上 方分布有第二钝化层；有源区划分的区域为有源区多晶硅窗口，有源区多晶硅窗口周边分 布的多晶硅层上对称分布有挖空的多晶孔。
[0007] 进一步地，所述有源区多晶硅窗口为正方形、条形或正六边形。
[0008] 进一步地，所述挖空的多晶孔为长方形，长方形的挖空的多晶孔对应在正方形、条 形或正六边形的有源区多晶硅窗口的对应边上，且挖空的多晶孔的宽度不超过两个器件元 胞有源区多晶硅窗口之间多晶宽度的1/2,长度与器件元胞有源区多晶硅窗口边长相等。
[0009] 进一步地，所述多晶硅层呈多孔网状结构。
[0010] 采用如上技术方案具有如下有益效果：
[0011] 该VDM0S器件版图结构在不改变现有平面工艺和器件纵向结构的情况下，通过在 漂移区上方开多晶硅窗口，将漂移区上方的部分多晶硅去掉，不影响器件开启，有效减小了 多晶硅栅电极的面积，降低了开关时间，尤其是下降延迟时间，降低了栅电容，提高了器件 开关速度10%--30%。且适用于所有电压范围。
【专利附图】
【附图说明】
[0012] 图1是该VDM0S器件版图多晶硅层的示意图。
[0013] 图2是该VDM0S器件版图单元胞多晶硅层示意图。
[0014] 图3是该VDM0S器件版图单元胞结构的纵向解剖示意图。
[0015] 其中：1是多晶娃，2是挖空的多晶孔，3是有源区多晶娃窗口，3A是有源区，4是场 氧层，5是栅氧层，6是外延层，7是衬底层，8、是第一钝化层，10是第二钝化层，9是铝电极 层，11是终端。
【具体实施方式】
[0016] 下面结合附图对本实用新型的【具体实施方式】进一步进行说明。
[0017] 减小开关时间的VDM0S器件版图结构可以从俯视图和剖视图（器件元胞）两个方 面来看，对照附图3所示，包括器件元胞，所述器件元胞包括由下至上依次分布的衬底层7 和外延层6,在外延层6中分布有有源区3A和漂移区（图示中有源区3A两侧的区域），在 外延层6的上部分布有场氧层4和栅氧层5,在场氧层4和栅氧层5的上部分布有多晶硅层 1，在多晶娃层1上方分布有第一钝化层8,在有源区多晶娃窗口 3中部和第一钝化层8上方 分布有铝电极层9,铝电极层9上方分布有第二钝化层10 ;其中，有源区3A划分的区域为有 源区多晶硅窗口 3,有源区多晶硅窗口 3周边分布的多晶硅层1上对称分布有挖空的多晶孔 2,该孔位于漂移区上方。
[0018] 如图2所示为单元胞多晶硅层示意图，有源区多晶硅窗口 3为正方形，还可以是条 形或正六边形。挖空的多晶孔2为长方形，长方形的挖空的多晶孔2对应在正方形、条形或 正六边形的有源区多晶硅窗口1的对应边上。
[0019] 图1出示了 VDM0S器件版图结构的多晶硅层示意图，图中11为终端，在有源区多 晶硅窗口 3周边对称分布的长方形窗口为挖空的多晶孔2,窗口的大小视元胞漂移区宽度 决定，挖空的多晶孔2的宽度不超过两个器件元胞有源区多晶硅窗口 3之间宽度的1/2,挖 空的多晶孔2的长度与器件元胞有源区多晶硅窗口 3的边长相等。多晶硅层1呈多孔网状 结构。
[0020] 实施例1 :
[0021] 元胞为方形，大小18um X18um，有源区多晶硅窗口 12um X12um，元胞间多晶硅宽度 6um，挖去的多晶孔3um X12um。
[0022] 以上所述实施例仅表达了本实用新型的1种实施方式，其描述较为具体和详细， 但并不能因此而理解为对本实用新型专利的限制。应当指出的是，对于本领域的普通技术 人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本 实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
【权利要求】
1. 一种减小开关时间的VDMOS器件版图结构，包括器件元胞，所述器件元胞包括由下 至上依次分布的衬底层和外延层，在外延层中分布有有源区和漂移区，在外延层的上部分 布有场氧层和栅氧层，在场氧层和栅氧层的上部分布有多晶娃层，在多晶娃层上方分布有 第一钝化层，在有源区多晶硅窗口中部和第一钝化层上方分布有铝电极层，铝电极层上方 分布有第二钝化层；其特征在于，有源区划分的区域为有源区多晶硅窗口，有源区多晶硅窗 口周边分布的多晶硅层上对称分布有挖空的多晶孔。
2. 根据权利要求1所述的减小开关时间的VDM0S器件版图结构，其特征在于，所述有源 区多晶硅窗口为正方形、条形或正六边形。
3. 根据权利要求2所述的减小开关时间的VDM0S器件版图结构，其特征在于，所述挖空 的多晶孔为长方形，长方形的挖空的多晶孔对应在正方形、条形或正六边形的有源区多晶 硅窗口的对应边上，且挖空的多晶孔的宽度不超过两个器件元胞有源区多晶硅窗口之间宽 度的1/2,长度与器件元胞有源区多晶硅窗口边长相等。
4. 根据权利要求1所述的减小开关时间的VDM0S器件版图结构，其特征在于，所述多晶 硅层呈多孔网状结构。
【文档编号】H01L29/78GK203910811SQ201420229711
【公开日】2014年10月29日 申请日期:2014年5月6日 优先权日:2014年5月6日
【发明者】白朝辉 申请人:西安卫光科技有限公司