一种tsv孔结构的制作方法
【专利摘要】本实用新型提供一种TSV孔结构，包括设置于半导体衬底中的TSV孔，所述TSV孔内填充有导电金属层，所述导电金属层上部中形成有至少一个由BCB材料层围成的空腔结构。本实用新型的TSV结构中添加有由BCB材料层形成的空腔结构，可以降低TSV孔顶部周围的应力值，降低TSV孔顶部周边的分层现象发生的概率。同时，本实用新型的TSV结构可以在保证制程时间不会大幅度增加的前提下有效减小应力，除了利用BCB材料层本身的塑性变形能力，空腔的存在可以帮助进一步降低内应力。
【专利说明】-种TSV孔结构
【技术领域】
[0001] 本实用新型属于半导体制造领域，涉及一种TSV孔结构。
【背景技术】
[0002] 采用硅通孔（TSV)技术的3D集成方法能提高器件的数据交换速度、减少功耗以 及提高输入/输出端密度等方面的性能。许多方法都可以实现硅通孔TSV集成工艺。最 为简单的一种方法是采用一个硅中介层，在该中介层上先刻蚀出通孔并用金属（通常是用 金属铜）进行填充。这种中介层也可以具有镶嵌工艺形成的多层互连结构，用来对彼此相 邻放置的芯片形成电互连。采用中介层的方法使得终端产品设计者能迅速地把两个芯片 集成在一起，而无需在单个芯片上制作TSV。迄今为止，TSV的发展主要集中在了中通孔 (via-middle)方式和后通孔（via-last)这两种方式上，这两种方式都是在有源芯片上制 作形成TSV。在中通孔方案中，它是在金半接触/晶体管形成以后，但是在后端工序（BE0L) 之前，在晶圆上刻蚀制作出TSV。在后通孔方案中，它是在后端工艺（BE0L)之后，再在减薄 晶圆的背面刻蚀制作出TSV。
[0003] TSV制程的晶圆在后续的不良品分析（Failure Analysis, FA)测试中发现有分层 的问题，位置本身并不固定，随机发生在TSV孔的上部和底部，经分析，分层现象是由于Si 和Cu的热不匹配性产生的内部应力导致的。
[0004] TSV分为Cu填满和未填满状态。未填满的状态下，Cu在TSV孔侧壁填充厚度为 TSV孔径的四分之一。我们在两种状态下比较了 TSV孔径和深宽比对应力数值的影响，同 时也对两种填充状态进行了比较。比较过程中选择了四个点，分别为位于TSV孔顶端的Cu 和Si02内部的A、B点，以及位于TSV中间的Cu和Si02内部的C、D点。通过对Cu全填充 和未填满的情况的对比发现，（1)相对于Cu全填充的情形，当Cu填充厚度为TSV孔径的二 分之一时，四个研究点处的应力均有了大幅度下降；（2)点A和B处的应力变化趋势也发生 了改变；当Cu填满时，两个研究点处的应力随着孔径的增加而增加，而当Cu未填满时，则是 随着孔径的增加而减小。这主要是因为当Cu未填满时，在孔的内部可以给Cu的塑性形变 提供较大的空间，有利于应力的释放。而当孔径变大时，内部的空间也会随之变大，Cu可以 获得更多的变形空间，从而使得残余应力随着孔径的增加而变小。 实用新型内容
[0005] 鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种TSV孔结构，用 于解决现有技术中TSV孔上部容易发生分层现象的问题。
[0006] 为实现上述目的及其他相关目的，本实用新型提供一种TSV孔结构，包括设置于 半导体衬底中的TSV孔，所述TSV孔内填充有导电金属层，所述导电金属层上部中形成有至 少一个由BCB材料层围成的空腔结构。
[0007] 可选地，所述空腔结构的数量为2?10个。
[0008] 可选地，所述空腔结构的数量为3个，呈正三角形分布。
[0009] 可选地，所有空腔结构的横截面积之和不大于所述TSV孔横截面积的25%。
[0010] 可选地，所述空腔结构为BCB材料层围成的圆柱形封闭腔体。
[0011] 可选地，所述空腔结构为BCB材料层围成的多边形柱体封闭腔体。
[0012] 可选地，所述空腔结构的高度不超过所述TSV孔深度的一半。
[0013] 可选地，所述空腔结构上表面与所述导电金属层上表面齐平。
[0014] 可选地，所述TSV孔为盲孔或通孔。
[0015] 可选地，所述半导体衬底与所述导电金属层侧壁之间依次形成有绝缘层、扩散阻 挡层及种子层。
[0016] 如上所述，本实用新型的TSV结构，具有以下有益效果：本实用新型的TSV结构中 添加有由BCB材料层形成的空腔结构，可以降低TSV孔顶部周围的应力值，降低TSV孔顶部 周边的分层现象发生的概率。同时，本实用新型的TSV结构可以在保持制程时间不会大幅 度增加的前提下有效减小应力，除了利用BCB材料层本身的塑性变形能力，空腔的存在可 以帮助进一步降低内应力。
【专利附图】
【附图说明】
[0017] 图1显示为本实用新型的TSV结构的剖面结构示意图。
[0018] 图2显示为本实用新型的TSV结构的俯视示意图。
[0019] 图3显示为本实用新型的TSV结构的横截面示意图。
[0020] 图4显示为本实用新型的TSV孔的立体结构示意图。
[0021] 图5显示为在TSV孔中部分沉积导电金属层的示意图。
[0022] 图6显示为在TSV孔中沉积BCB材料层的示意图。
[0023] 图7显示为将三个小孔之外的BCB材料层刻蚀掉的示意图。
[0024] 元件标号说明
[0025] 1 半导体衬底
[0026] 2 导电金属层
[0027] 3 BCB 材料层
[0028] 4 绝缘层
[0029] 5 扩散阻挡层
[0030] 6 种子层
【具体实施方式】
[0031] 以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本 说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
[0032] 请参阅图1至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用 以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新 型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小 的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新 型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如"上"、"下"、"左"、 "右"、"中间"及"一"等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的 范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的 范畴。
[0033] 本实用新型提供一种TSV孔结构，图1显示为该TSV结构的剖面结构示意图，如图 所示，所述TSV结构包括设置于半导体衬底1中的TSV孔，所述TSV孔内填充有导电金属层 2,所述导电金属层2上部中形成有至少一个由BCB材料层3围成的空腔结构。
[0034] 具体的，所述半导体衬底1可以为Si、Ge、S0I等常规半导体，其中可以预先制作有 有源器件。所述半导体衬底1与所述导电金属层2的侧壁之间依次形成有绝缘层4、扩散阻 挡层5及种子层6。所述绝缘层4为二氧化硅或其它绝缘材料，所述扩散阻挡层5可以为单 层或多层结构，本实施例中，所述扩散阻挡层5以Ta/TaN双层结构为例，所述种子层6与所 述导电金属层2的材料相同，可以为Cu、Al等导电金属。
[0035] 作为示例，所述空腔结构的数量为3个，呈正三角形分布，即3个空腔结构分别位 于同一个正三角形的三个顶点上。图2显示为所述TSV结构的俯视图，所述空腔结构顶部 被所述BCB材料层3封住，所述空腔结构上表面与所述导电金属层2上表面齐平。图3显 示为所述TSV结构的横截面图，可见所述BCB材料层3围成空腔。
[0036] 当然，在其它实施例中，所述空腔结构也可以为1个或其它数量，优选为2?10 个，对于只有一个空腔结构的情况，其优选为分布于所述TSV孔上部的中央位置，对于多个 空腔结构的情况，优选为均匀环设于所述TSV孔上部靠近所述导电金属层边缘的位置，更 有利于吸收应力。
[0037] 具体的，所述空腔结构可以为BCB材料层围成的圆柱形封闭腔体，也可以为BCB材 料层围成的多边形柱体封闭腔体或其它形状。本实施例中，所述空腔结构以BCB材料层围 成的圆柱形封闭腔体为例。图4显示为所述TSV孔的立体结构示意图，所述TSV孔可以为 盲孔，也可以为通孔。
[0038] 具体的，所述空腔结构的高度不超过所述TSV孔深度的一半，可以有针对性的吸 收TSV孔上部的应力。所有空腔结构的横截面积之和优选为不大于所述TSV孔横截面积的 25 %，从而保证连接的导电面积足够大，电阻得到良好控制，保证良好的导电能力。
[0039] 苯并环丁烯（BCB)作为一族新型的活性树脂单体，既可形成热塑性聚合物，也可 形成热固性聚合物，同时BCB材料具有优异的电绝缘性能。本实用新型TSV孔结构利用BCB 材料在TSV孔上部中形成空腔结构，不仅利用BCB的塑性变形能力吸收半导体衬底与导电 金属层之间由于热不匹配性产生的内部应力，同时，相对于实心BCB层，空腔的加入可以为 导电金属层的形变提供更大的空间，有利于应力的进一步释放，提升BCB材料塑性变形吸 收应力的效率。
[0040] 对于大尺寸TSV结构来说，顶部周边是分层现象出现可能性最大的部位，需要对 此部位进行重点保护以避免分层现象的出现。本实用新型的TSV孔结构的优点在大尺寸 TSV孔中体现得更为明显，特别是直径大于20微米，深度大于200微米的TSV孔。下面以直 径为25微米、深度为250微米的TSV孔为例来说明本实用新型的TSV孔的一种制备方法， 包括以下制作流程：
[0041] 请参阅图5,首先通过控制铜电镀（ECP)中加速剂和抑制剂的含量实现导电金属 层的部分沉积，基本保证底部沉积200?220微米的同时，侧壁厚度为3?6微米。这种在 TSV孔内电镀并部分沉积导电金属层的方式具有良好的可行性和实际表现。
[0042] 然后请参阅图6,用化学气相沉积法（CVD)将BCB材料填充在中间的孔洞中。
[0043] 请参阅图7,再次进行显影和曝光，每个TSV孔的定位通过原工艺流程中使用的光 罩（需要在其中添加小孔图形）来实现，每个TSV孔中含有三个呈正三角形分布的小孔，孔 径为10?12微米，深度为20?50微米，显影结束后将除了中三个小孔之外的BCB材料刻 蚀掉，形成三个BCB柱。
[0044] 再用化学气相沉积法（CVD)或磁控溅射法（PVD)形成种子层，并进行铜电镀（ECP) 将导电金属铜填充到BCB柱周围空间中。
[0045] 之后通过调配刻蚀的菜单，在BCB柱中形成空腔。空腔孔径为4?6微米，深度为 15?30微米。
[0046] 最后通过调配化学气相沉积法的菜单，将BCB柱顶部封住，并通过化学机械抛光 去除多余的BCB材料，从而形成由BCB材料层围成的空腔结构，空腔结构上表面与所述导电 材料层2上表面齐平，如图1所示。
[0047] 进一步的，后续还可以进行背部研磨，露出TSV孔底部的导电金属层，将TSV盲孔 制作为TSV通孔。
[0048] 由于TSV孔尺寸较大，相应的内应力会有较大提升，采用常规的添加BCB阻挡层无 法有效消除应力，而在铜柱内部添加BCB材料受限于化学气相沉积的沉积率，制程过程将 会非常长。而采用上述方法，可以在保证制程时间不会大幅度增加的前提下有效减小应力， 同时空腔结构的加入，可以帮助进一步降低内应力。BCB材料层围成的空腔结构位于TSV孔 上部中，可以有效降低TSV孔上部周边的应力，降低TSV孔上部周边分层现象发生的概率。
[0049] 本实用新型的TSV孔结构中的导电金属层内形成有BCB材料层围成的空腔结构， 优点在于：（1)可以很好地解决大尺寸TSV孔结构中内应力的问题；(2)将BCB材料运用于 大尺寸TSV结构，克服了原先单层BCB时厚度较大的问题，总厚度得到很好控制，制程时间 减少；（3)BCB材料的存在也避免了原先Cu内部直接加入空腔结构之后对于电迁移（EM)的 影响；（4)由于BCB材料层截面的变窄，所以对于后层连接的Cu的区域相应增加，电阻得到 很好控制，导电能力更强；（5)充分发挥BCB材料的塑性变形能力，可以在内部大量Cu的间 隔内同时吸收应力，同时提升BCB材料塑性变形吸收应力的效率，这种特点在大孔径的TSV 结构中效果将更加明显。
[0050] 综上所述，本实用新型的TSV结构中添加有由BCB材料层形成的空腔结构，可以降 低TSV孔顶部周围的应力值，降低TSV孔顶部周边的分层现象发生的概率。同时，本实用新 型的TSV结构可以在保证制程时间不会大幅度增加的前提下有效减小应力，除了利用BCB 材料层本身的塑性变形能力，空腔的存在可以帮助进一步降低内应力。所以，本实用新型有 效克服了现有技术中的种种缺点而具高度产业利用价值。
[0051] 上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新 型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行 修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本实用新型所揭示的精 神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
【权利要求】
1. 一种TSV孔结构，包括设置于半导体衬底中的TSV孔，所述TSV孔内填充有导电金属 层，其特征在于：所述导电金属层上部中形成有至少一个由BCB材料层围成的空腔结构。
2. 根据权利要求1所述的TSV孔结构，其特征在于：所述空腔结构的数量为2?10个。
3. 根据权利要求1所述的TSV孔结构，其特征在于：所述空腔结构的数量为3个，呈正 三角形分布。
4. 根据权利要求1所述的TSV孔结构，其特征在于：所有空腔结构的横截面积之和不 大于所述TSV孔横截面积的25%。
5. 根据权利要求1所述的TSV孔结构，其特征在于：所述空腔结构为BCB材料层围成 的圆柱形封闭腔体。
6. 根据权利要求1所述的TSV孔结构，其特征在于：所述空腔结构为BCB材料层围成 的多边形柱体封闭腔体。
7. 根据权利要求1所述的TSV孔结构，其特征在于：所述空腔结构的高度不超过所述 TSV孔深度的一半。
8. 根据权利要求1所述的TSV孔结构，其特征在于：所述空腔结构上表面与所述导电 金属层上表面齐平。
9. 根据权利要求1所述的TSV孔结构，其特征在于：所述TSV孔为盲孔或通孔。
10. 根据权利要求1所述的TSV孔结构，其特征在于：所述半导体衬底与所述导电金属 层侧壁之间依次形成有绝缘层、扩散阻挡层及种子层。
【文档编号】H01L23/538GK203850291SQ201420229532
【公开日】2014年9月24日 申请日期:2014年5月7日 优先权日:2014年5月7日
【发明者】沈哲敏, 李广宁 申请人:中芯国际集成电路制造(北京)有限公司