一种新型PoP堆叠封装结构的制作方法
【专利摘要】本实用新型的新型PoP堆叠封装结构，包括两层或两层以上的封装体，每层封装体由单个或多个晶片以及树脂保护层组成，每个晶片的正面均设置有焊盘；相邻两封装体中：上层封装体中晶片外围的树脂保护层上设置有信号端，信号端通过再布线技术形成的导通线与该层封装体内晶片的焊盘相连接。本实用新型的PoP堆叠封装结构，通过在上层封装体晶片的外围设置与晶片焊盘相连接的信号端，在下层封装体的树脂保护层中开设连接通孔，且连接通孔内填充有导电物质，通过信号端与连接通孔内导电物质的相接触，不仅可将上层晶片的焊盘信号引出，而且还可形成间距较大的信号端和引出端，避免了信号之间的干扰，有利于芯片的封装。
【专利说明】
一种新型PoP堆叠封装结构
【技术领域】
[0001]本实用新型涉及一种新型PoP堆叠封装结构，更具体的说，尤其涉及一种封装效率高、成品率高以及芯片引出脚间距较宽的新型PoP堆叠封装结构。
【背景技术】
[0002]随着电子技术的发展，更大容量、更高速度、更密集成度成为现在半导体产业追求的目标，先进的封装技术已在IC制造行业开始出现，它使单个封装体内可以堆叠多个芯片，PoP (Package on Package)封装实现了存储容量的倍增,使单个封装体实现更多的功能，从而形成芯片封装新思路。
[0003]但是，堆叠的层数不可能无限的增多，当封装体堆叠到4层、6层、8层等以上时，传统的封装形式出现各种技术瓶颈:封装层数越多，工艺流程越复杂，越容易出错，易导致次品的产生。譬如4层BGA (Ball Grid Array，球栅阵列)堆叠封装，形成一个封装体需要经过的步骤为:一层磨片一一层划片一一层上片一一层焊线一二层磨片一二层划片一二层上片一二层焊线一三层磨片一三层划片一三层上片一三层焊线一四层磨片一四层划片一四层上片一四层焊线一塑封一植球一切单，虽然四层镜片的封装流程一致，但由于每一层封装依次进行，这种交错往复的封装流程，如果有由一个步骤出现了错误，则可能导致整个封装失败，使得封装出错率加大，封装效率较低。
[0004]再者，虽然目前电子的集成度越来越高，但是硬件上，封装产品朝着更小、更薄、更轻的方向发展，多层堆叠封装要想不增加封装体的整体厚度，那么每一层的晶片就要求研磨到很薄，但是对于脆而硬的硅质晶片，厚度薄到一定程度后，会大大增加研磨、划片时的破片风险，也会增加上片时顶针顶裂芯片的风险，这成为阻碍堆叠封装的一大技术瓶颈。
[0005]而且，多芯片堆叠封装体的引脚数增多，使基板设计越加复杂化，引出端口在有限的面积内无法排布，或者引出端间距减小，增大后续SMD (Surface Mounted Devices,表面贴装器件)工艺的难度。
[0006]综上所述，当传统的堆叠封装无法再进行良性发展下去时，需要一种新型的封装结构，能突破现有设计及工艺瓶颈，使堆叠封装的工艺流程简化，效率提高，且大大降低初期设计开发难度与成本投入。
【发明内容】
[0007]本实用新型为了克服上述技术问题的缺点，提供了一种新型PoP堆叠封装结构。
[0008]本实用新型的新型PoP堆叠封装结构，其特别之处在于:包括两层或两层以上的封装体，其最下层为表面设置有锡球的底层封装体，最上层为顶层封装体，每层封装体由单个或多个晶片以及设置于晶片外围的树脂保护层组成，每个晶片的正面均设置有焊盘；相邻两封装体中:上层封装体中晶片外围的树脂保护层上设置有信号端，信号端通过再布线技术形成的导通线与该层封装体内晶片的焊盘相连接，下层封装体中晶片的外围设置有贯穿于树脂保护层的连接通孔，连接通孔内填充有用于将上层封装体中信号端的电信号引出的导电物质；所述底层封装体的下表面上设置有与该层晶片的焊盘或连接通孔中的导电物质电连接的引出端，锡球固定于引出端上。
[0009]本实用新型的新型PoP堆叠封装结构，所述每个封装体通过封装工艺单独制作，然后再将相邻的封装体粘附在一起。
[0010]本实用新型的新型PoP堆叠封装结构，所述封装体的数目为两个，分别为顶层封装体和底层封装体；顶层封装体、底层封装体内分别设置有上晶片、下晶片，上晶片的晶片正面上的焊盘依次通过导通线、信号端、连接通孔内的导电物质、引出端与锡球相连接；相邻信号端的间距大于上晶片上相邻焊盘的间距，相邻引出端的间距大于下晶片上相邻焊盘的间距。
[0011]本实用新型的新型PoP堆叠封装结构，所述封装体包括顶层封装体、底层封装体和中间层封装体，所述顶层封装体中晶片上的焊盘依次通过导通线、信号端、中间层封装体的连接通孔中的导电物质、底层封装体的连接通孔中的导电物质、弓I出端以及锡球弓I出。
[0012]本实用新型的新型PoP堆叠封装结构，所述封装体包括顶层封装体和底层封装体，所述顶层封装体中设置有第一上晶片和第二上晶片，第一上晶片的焊盘与第二上晶片的相应焊盘通过导通线相连接，第一上晶片和第二上晶片上的焊盘通过导通线与引出端相连接；底层封装体中设置有第一下晶片和第二下晶片，第一下晶片的焊盘与第二下晶片的焊盘通过导通线相连接，底层封装体上的连接通孔位于第一下晶片和第二下晶片的外围；第一上晶片和第二上晶片上的焊盘依次通过导通线、信号端、连接通孔、引出端和锡球引出。
[0013]本实用新型的新型PoP堆叠封装结构，所述封装体包括顶层封装体和底层封装体，所述顶层封装体、底层封装体中分别设置有上晶片和下晶片；所述连接通孔仅仅设置于下下晶片一侧的树脂保护层上；上晶片的焊盘依次通过导通线、信号端、连接通孔中填充的导电物质、引出端与锡球相连接。
[0014]本实用新型的有益效果是:本实用新型的PoP堆叠封装结构，通过设置两层或两层以上的封装体，封装体内置晶片，实现了晶片的堆叠封装，有利于实现芯片的大容量、高速度和更高密集度的要求。通过在上层封装体晶片的外围设置与晶片焊盘相连接的信号端，在下层封装体的树脂保护层中开设连接通孔，且连接通孔内填充有导电物质，通过信号端与连接通孔内导电物质的相接触，不仅可将上层晶片的焊盘信号引出，而且还可形成间距较大的信号端和引出端，避免了信号之间的干扰，有利于芯片的封装。
[0015]本实用新型的PoP堆叠封装结构，对于待封装的晶圆分别进行磨片、划片、上片、塑封和再布线处理，形成具有树脂扩展区的再布线晶圆，由于每个晶片的处理过程均相互独立，互不干扰，可同时进行，不仅提高了工作效率，而且还保证了成品率。再布线晶圆按照由上至下的封装结构顺序依次相粘附，并进行开设连接通孔和填充导电物质处理，有效地将上层封装体中晶片的焊盘通过连接通孔引出，形成了结构合理、性能稳定的PoP堆叠封装结构。
【专利附图】
【附图说明】
[0016]图1为本实用新型中第一种PoP堆叠封装结构的示意图；
[0017]图2为图1中顶层封装体的正面结构示意图；
[0018]图3为本实用新型中第二种PoP堆叠封装结构的示意图；
[0019]图4为本实用新型中第三种PoP堆叠封装结构的示意图；
[0020]图5为本实用新型中第四种PoP堆叠封装结构的示意图；
[0021]图6为本实用新型中PoP堆叠封装结构的制造方法流程图。
[0022]图中:1顶层封装体，2底层封装体，3上晶片，4焊盘，5导通线，6信号端，7树脂保护层，8连接通孔，9下晶片，10引出端，11锡球，12中间层封装体；31、91晶片背面，32、92晶片正面，3-1第一上晶片，3-2第二上晶片，9_1第一下晶片,9_2第二下晶片。
【具体实施方式】
[0023]下面结合附图与实施例对本实用新型作进一步说明。
[0024]本实用新型的PoP堆叠封装结构，由两层或两层以上的封装体构成，每层封装体内均设置有一个或多个晶片，晶片的外围由树脂保护层进行包裹。对于相邻的两层封装体来说，上层封装体中晶片的焊盘首先通过导通线5引出，并与信号端相连接；下层封装体中晶片的外围开设有连接通孔8，连接通孔8贯穿于树脂保护层7并与上层中的信号端相对应，连接通孔8内填充有导电物质，这样，通过连接通孔中的导电物质就将上层晶片上的焊盘引号引出。最下面的封装体上设置有与该层晶片焊盘以及连接通孔内的导电物质相连接的锡球11，锡球11为整个封装结构的输出端。
[0025]由于封装体上的信号端位于晶片的外围，扩大了晶片上原有焊盘4之间的距离，避免了信号之间的干扰，有利于形成具有较大间距的锡球11引脚，保证了整个封装结构所形成芯片的工作稳定性。
[0026]如图1所示，给出了本实用新型中第一种PoP堆叠封装结构的示意图，其由顶层封装体I和底层封装体2组成，所示的顶层封装体1、底层封装体2内分别设置有上晶片3、下晶片9，上晶片3和下晶片9的外围分别为树脂保护层7，树脂保护层7实现晶片的绝缘和保护作用。如果规定晶片上设置焊盘的一面为正面，另一面为背面，则图中的上晶片3的上、下面分别为晶片背面31和晶片正面32，下晶片9的上、下面分别为晶片背面91、晶片正面92。在封装体中，晶片正面所在的面为封装体的正面，另一面为封装体的背面。
[0027]在顶层封装体I中，上晶片3外围的树脂保护层7的下表面上设置有信号端6，信号端6通过导通线5与焊盘4相连接，导通线5通过再布线技术形成。如图2所示，给出了图1中顶层封装体的正面结构示意图，所示上晶片3上的焊盘4通过导通线5引出后，信号端6的间距大于焊盘4之间的间距，不仅避免了焊盘4信号之间的干扰，而且有利于在底层封装体的正面形成间距较大的引出端10，使得封装体上所布设的锡球11之间具有较大的距离，使得信号之间不相互干扰，有利于提高整个封装体的性能。
[0028]所示底层封装体2中下晶片9的外围开设有连接通孔8，连接通孔8的开设位置与顶层封装体I中的信号端6的位置相对应，通过在连接通孔8中填充导电物质，即可将信号端6通过导电物质引出。所示底层封装体2的正面上均匀设置有引出端10，引出端与连接通孔8内的导电物质或下晶片9上的焊盘4相连接，实现了将下晶片9和上晶片3上信号的引出。所示的锡球11固定于引出端10上，锡球11形成了整个封装芯片的输出引脚。
[0029]由于顶层封装体I和底层封装体2的制作是分开独立进行的，然后再通过粘附固定在一起，提高了工作效率，保证了成品率。由于底层封装体2的外围设置有连接通孔8，不仅可将顶层封装体I中晶片的信号引出，而且增大了所形成锡球11的间距，避免了引脚信号之间的干扰。
[0030]如图3所示，给出了本实用新型中第二种PoP堆叠封装结构的示意图，其由三层封装体形成，分别为顶层封装体1、底层封装体2和中间层封装体12，其除了多设置了中间层封装体12之外，其余的结构与图1所示的结构相一致。在该封装结构中，所示的顶层封装体I中的焊盘4依次通过导通线5、信号端6、中间层封装体12中连接通孔8中的导电物质、底层封装体2中连接通孔8中的导电物质、引出端10、锡球11引出；而中间层封装体12中晶片的焊盘4则依次通过导通线5、信号端6、底层封装体2中连接通孔8中的导电物质、弓丨出端10、锡球11引出。
[0031]同样地，本封装结构在制作的过程中，首先将中间层封装体12粘附于顶层封装体I上，再在中间层封装体12的相应位置开设连接通孔8，并在连接通孔8中注入导电物质；然后再将底层封装体2粘附于中间层封装体12上，并在底层封装体2的相应位置开设连接通孔8，向连接通孔8中注入导电物质，置上锡球11，即可形成完成的封装体。
[0032]如图4所示，给出了第三中PoP堆叠封装的结构示意图，其由顶层封装体I和底层封装体2组成，与图1中所示的封装结构不同的是:在顶层封装体I中设置有第一上晶片3-1和第二上晶片3-2两个晶片，在底层封装体2中设置有第一下晶片9-1和第二下晶片9-2两个晶片。第一上晶片3-1与第二上晶片3-2相应的焊盘相连接，第一上晶片3-1和第二上晶片3-2上的焊盘还通过导通线5与信号端6相连接，信号端6形成于第一上晶片3-1和第二上晶片3-2外围的树脂保护层7的表面上。
[0033]连接通孔8开设于第一下晶片9-1和第二下晶片9-2的外围，连接通孔8贯通与树脂保护层7并与信号端6的位置相对应。连接通孔8填充有导电物质。第一上晶片3-1和第二上晶片3-2的焊盘4依次通过导通线5、信号端6、连接通孔8中的导电物质以及引出端10与锡球11相连接，实现了第一上晶片3-1和第二上晶片3-2信号的引出。这种封装结构，由于一层封装体中设置有2个(不局限于2个)芯片，使得芯片的厚度更小，适于“具有较小厚度、宽度没有很大限制”芯片的封装。
[0034]如图5所示，给出了第四种PoP堆叠封装的结构示意图，其由顶层封装体I和底层封装体2组成，顶层封装体I和底层封装体2中分别设置有上晶片3和下晶片9，上晶片3和下晶片9的外围分别为树脂保护层7。与图1中所示的封装结构不同的是:底层封装体2中连接通孔8只在下晶片9的一侧有设置。顶层封装体I中上晶片3的焊盘4通过一侧的连接通孔8中的导电物质引出。
[0035]上述给出的四种具体的封装结构，是本实用新型的PoP堆叠封装的具体形式，但本实用新型的封装结构不局限于这几种形式，相同领域的技术人员根据本实用新型的中心思想所作出的结构变换，只要其被权利要求1所涵盖，均属于本实用新型所保护的范围。
[0036]如图6所示，给出了本实用新型的PoP堆叠封装结构的制造方法流程图，其通过以下步骤来实现:
[0037]a).晶圆磨片，采用防止碎片工艺对晶圆的背面进行研磨，使晶圆减薄到所要求的厚度；
[0038]b).晶圆划片，将研磨后的晶圆进行切割，形成相互分离的单个晶片；
[0039]c).上片操作，分别抓取分离好的晶片，有序放置于一载板晶圆上，并使相邻的单个晶片之间保持一定的距离，以预留出树脂扩展区；
[0040]d).塑封，对载板晶圆上的晶片进行树脂包封，以对晶片进行密封保护和形成封装体的树脂扩展区；
[0041]e).再布线，通过光刻、溅射、曝光、显影步骤使晶片上的焊盘引到树脂扩展区上对应的信号端，形成再布线晶圆；将所有待封装的晶圆均进行步骤a)至e)的处理；
[0042]f).粘附，将在封装结构上相邻的两再布线晶圆粘结在一起，并使上层再布线晶圆上的信号端与下层再布线晶圆上将要开设连接通孔的位置处对齐；
[0043]g).开设通孔，在下层再布线晶圆的树脂保护层区域上，与上层再布线晶圆的信号端相对应的位置处开设连接通孔，并在连接通孔内填充导电物质，如金属；按照封装体由上至下的顺序，将所有的再布线晶圆均依次进行步骤f)和g)的处理；
[0044]h).置球，在最下层的再布线晶圆的引出端上植上锡球，形成球栅阵列封装结构；
[0045]i).绝缘处理，对最下层封装体的外表面进行绝缘处理，将最下层绝缘体中的晶片、焊盘、导通线和引出端密封起来，仅将锡球裸露在外；
[0046]j).切单，将粘附在一起并经过开通孔和置球后的再布线晶圆沿切割道划开，使堆叠封装结构互相分离，形成产品。
[0047]本实用新型的PoP堆叠封装结构的制作方法，封装体所包含的不同晶圆依次通过磨片、划片、上片、塑封、再布线形成再布线晶圆，不同的晶圆可同时进行封装，互不干扰，不仅提高了生产效率，而且还提高了成品率。再布线晶圆按照封装体由上至下的顺序依次进行粘附，并在下层封装体上开设连接通孔，以便将上层封装体中的晶片信号引出；最后在底层封装体上置上锡球，即完成了整个芯片的堆叠封装。由于上层封装体中的焊盘通过再布线技术形成的导通线引出，不仅扩大了上层封装体中晶片的焊盘间距，还使得底层封装体上的锡球间距增大，避免了所形成芯片引脚之间的干扰，提高了所形成芯片工作的稳定性。
【权利要求】
1.一种新型PoP堆叠封装结构，其特征在于:包括两层或两层以上的封装体，其最下层为表面设置有锡球(11)的底层封装体(2)，最上层为顶层封装体(1)，每层封装体由单个或多个晶片以及设置于晶片外围的树脂保护层(7)组成，每个晶片的正面均设置有焊盘(4)；相邻两封装体中:上层封装体中晶片外围的树脂保护层上设置有信号端(6)，信号端通过再布线技术形成的导通线(5)与该层封装体内晶片的焊盘相连接，下层封装体中晶片的外围设置有贯穿于树脂保护层的连接通孔(8)，连接通孔内填充有用于将上层封装体中信号端的电信号引出的导电物质；所述底层封装体的下表面上设置有与该层晶片的焊盘或连接通孔中的导电物质电连接的引出端(10)，锡球固定于引出端上。
2.根据权利要求1所述的新型PoP堆叠封装结构，其特征在于:所述每个封装体通过封装工艺单独制作，然后再将相邻的封装体粘附在一起。
3.根据权利要求1或2所述的新型PoP堆叠封装结构，其特征在于:所述封装体的数目为两个，分别为顶层封装体(I)和底层封装体(2);顶层封装体、底层封装体内分别设置有上晶片(3)、下晶片(9)，上晶片的晶片正面(32)上的焊盘(4)依次通过导通线(5)、信号端(6)、连接通孔(8)内的导电物质、引出端(10)与锡球(11)相连接；相邻信号端的间距大于上晶片上相邻焊盘(4)的间距，相邻引出端的间距大于下晶片上相邻焊盘的间距。
4.根据权利要求1或2所述的新型PoP堆叠封装结构，其特征在于:所述封装体包括顶层封装体(I)、底层封装体(2)和中间层封装体(12)，所述顶层封装体中晶片上的焊盘依次通过导通线(5)、信号端(6)、中间层封装体的连接通孔中的导电物质、底层封装体的连接通孔中的导电物质、引出端(10)以及锡球(11)引出。
5.根据权利要求1或2所述的新型PoP堆叠封装结构，其特征在于:所述封装体包括顶层封装体(I)和底层封装体(2)，所述顶层封装体中设置有第一上晶片(3-1)和第二上晶片(3-2)，第一上晶片的焊盘与第二上晶片的相应焊盘通过导通线(5)相连接，第一上晶片和第二上晶片上的焊盘通过导通线与引出端相连接；底层封装体中设置有第一下晶片(9-1)和第二下晶片(9-2)，第一下晶片的焊盘与第二下晶片的焊盘通过导通线相连接，底层封装体上的连接通孔(8)位于第一下晶片和第二下晶片的外围；第一上晶片和第二上晶片上的焊盘依次通过导通线(5)、信号端(6)、连接通孔(8)、引出端(10)和锡球(11)引出。
6.根据权利要求1或2所述的新型PoP堆叠封装结构，其特征在于:所述封装体包括顶层封装体(I)和底层封装体(2)，所述顶层封装体、底层封装体中分别设置有上晶片(3)和下晶片(9);所述连接通孔(8)仅仅设置于下下晶片一侧的树脂保护层(7)上；上晶片的焊盘依次通过导通线(5)、信号端(6)、连接通孔中填充的导电物质、引出端(10)与锡球(11)相连接。
【文档编号】H01L23/31GK204011396SQ201420476476
【公开日】2014年12月10日 申请日期:2014年8月22日 优先权日:2014年8月22日
【发明者】孟新玲, 刘昭麟, 璞必得 申请人:山东华芯半导体有限公司