优先权申请本申请案主张2013年11月1日申请的第14/069,553号美国申请案的优先权益，所述申请案以全文引用方式并入本文。技术领域本发明大体上涉及存储器及存储器中的金属源极。
背景技术：
存储器装置通常被提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，其包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及非易失性(例如，快闪)存储器。快闪存储器装置通常使用单晶体管存储器单元，其可允许高存储器密度、高可靠性及低功耗。存储器单元的阈值电压的变化(通过例如浮动栅极、俘获层的电荷存储结构的编程或其它物理现象而出现)可确定每一单元的数据状态。存储器单元可被布置在存储器单元的串中，其中每一串可耦合到源极。存储器单元的串的群组(例如，存储器块)可全部耦合到共源极。当存储器制造商希望增加存储器装置的存储器密度时，可将存储器单元的串的额外群组添加到存储器装置且将其耦合到共源极。因此，共源极可增加长度，由此增加其电阻。可希望保持源极的电阻尽可能低，如所属领域中众所周知，较大电阻可导致从电路的特定点到共源极的较大电压降。较大电压降可在依赖于极小电压差的存储器操作期间引起问题。附图说明图1说明存储器单元的串的实施例的示意图。图2到10说明用于形成存储器单元的垂直串的制造步骤的实施例。图11说明系统的实施例的框图。具体实施方式在以下详述中，参考形成详述的一部分且其中通过说明展示特定实施例的附图。在图式中，相同数字描述若干视图中的大致上类似组件。可利用其它实施例，且在不脱离本发明的范围的情况下可作出结构、逻辑及电改变。以下详述因此不应被认为具有限制意义。图1说明存储器单元的串100的示意图。仅仅为了说明目的，串100被示为具有16个存储器单元112。替代实施例可包含多于或少于16个的存储器单元112。串100可包含源极选择栅极晶体管120，其可包含耦合在串100的一端处的存储器单元112中的一者与共源极126之间的n沟道晶体管。共源极126可包括(例如)常见的掺杂半导体材料及/或其它导电材料的狭槽。在串100的另一端处，漏极选择栅极晶体管130可包含耦合在存储器单元112中的一者与数据线(例如，位线)134之间的n沟道晶体管。存储器单元112中的每一者可包括(例如)浮动栅极晶体管或替代地电荷俘获晶体管，且可包含单电平电荷存储装置或多电平电荷存储装置。存储器单元112、源极选择栅极晶体管120及漏极选择栅极晶体管130受其相应控制栅极上的信号控制，所述信号被提供在存取线(例如，字线)WL0到WL15上。在一个实施例中，一行存储器单元中的存储器单元的控制栅极可形成存取线的部分。源极选择栅极晶体管120接收控制信号，所述控制信号控制源极选择栅极晶体管120以大致上控制串100与共源极126之间的传导。漏极选择栅极晶体管130接收控制漏极选择栅极晶体管130的控制信号，使得漏极选择栅极晶体管130可用来选择或取消选择串100。串100可为存储器装置(例如，NAND架构快闪存储器装置)中的存储器单元的块中的存储器单元112的多个串中的一者。存储器单元112的每一串100可垂直形成使得其从衬底向外延伸，这与以沿衬底的平坦方式形成对比。图2说明用于形成存储器单元的垂直串的制造步骤的实施例。源极材料200(例如，金属硅化物)可形成在衬底209(例如，硅)上方以用作金属源极材料。氧化物或多晶硅材料210可形成在衬底209与源极材料200之间。源极材料200可包含硅化钨(WSiX)或某种其它类型的金属硅化物。例如，金属硅化物可包含以下一者：硅化钨(WSiX)、硅化钽(TaSiX)或硅化钼(MoSiX)。金属硅化物可更好地充当掺杂源极金属，因为金属硅化物可比纯金属材料更好地进行掺杂。覆盖材料202可形成在源极材料200上方。覆盖材料202可包含氧化物材料(例如，硅的氧化物)、多晶硅材料或用于密封源极材料200中的孔的某种其它覆盖材料。如果覆盖材料202是氧化物(例如，硅的氧化物)，那么氧化物可用作源极选择栅极晶体管(例如如图1中说明的源极选择栅极晶体管120)的源极选择栅极氧化物。图2中的源极材料200可以掺杂工艺204(例如，植入工艺)掺杂以按需要更改其电性质。例如，可在掺杂工艺204中使用砷或磷来掺杂金属材料以产生n型导电材料。可在掺杂工艺204中使用硼或镓来掺杂源极材料200以产生p型导电材料。图3说明用于形成存储器单元的垂直串的另一制造步骤的实施例。多晶硅材料300可形成在覆盖材料202上方。在实施例中，多晶硅材料300可用作源极选择栅极晶体管(例如如图1中说明的源极选择栅极晶体管120)的栅极。图4说明用于形成存储器单元的垂直串的一系列制造步骤的实施例。蚀刻停止材料400可形成在多晶硅材料300上方。在实施例中，蚀刻停止材料400可包含金属氧化物，例如氧化铝(Al2O3)。控制栅极材料401、403可连同交替绝缘体材料402、404形成在蚀刻停止材料400上方。例如，控制栅极材料401、403可包含多晶硅材料，且交替绝缘体材料402、404可包含氧化物材料。控制栅极材料401、403可用作垂直形成的存储器单元的控制栅极。绝缘体材料402、404可在存储器单元之间使用以将相邻存储器单元彼此隔离。蚀刻掩模405可形成在垂直堆叠420的顶部上方。在实施例中，蚀刻掩模405可包含氮化物硬掩模。图5说明用于形成存储器单元的垂直串的一系列额外制造步骤的实施例。蚀刻步骤可用来在垂直堆叠420中形成向下穿过蚀刻停止材料400的沟槽500。定向蚀刻工艺可用来将凹口501到504形成到沟槽壁的两侧上的控制栅极材料401、403中。图6说明用于形成存储器单元的垂直串的一系列额外制造步骤的实施例。电介质材料(例如，氧化物-氮化物-氧化物(ONO))600可沿沟槽500的内壁形成。ONO材料600还可给凹口501到504的壁加衬里。在实施例中，ONO材料600可用作用于存储器单元的串的电介质材料。多晶硅材料601可沿沟槽500的侧壁形成(例如，沉积)在ONO材料600上方。多晶硅材料601还可填充凹口501到504。在实施例中，多晶硅材料601可用作用于存储器单元的串中的每一存储器单元的浮动栅极。如图7中所示，可使用后期多晶硅蚀刻工艺去除沿侧壁的多晶硅601的部分且用来形成穿过先前形成的材料202、300、400的沟槽700。沟槽700可向下形成到源极材料200。去除给沟槽700的侧壁加衬里的多晶硅材料601的一部分之后，填充凹口501到504的多晶硅材料601的剩余部分可用作存储器单元的浮动栅极。因为蚀刻穿过如此多的材料202、300、400可使用强大的蚀刻工艺，所以金属材料200可用作优于多晶硅材料的蚀刻停止材料。图8说明用于形成存储器单元的垂直串的一系列额外制造步骤的实施例。氧化物800到804可沿沟槽700的区域形成(例如，生长)。例如，氧化物800到803可形成在每一凹口501到504中的每一多晶硅材料上方。在实施例中，此氧化物800到803可用作浮动栅极与后续形成(例如，在形成氧化物800到804之后形成)的沟道材料之间的隧道电介质。氧化物804可沿沟槽700的侧壁及底部部分的底部820形成(例如，生长)。在实施例中，此氧化物804可用作源极选择栅极的多晶硅材料300的电介质。多晶硅衬里810可沿沟槽700的侧壁及底部820形成。多晶硅衬里810可形成在先前形成的氧化物800到804上方(例如，在形成氧化物800到804之后形成)。图9说明用于形成存储器单元的垂直串的另一制造步骤的实施例。定向蚀刻工艺可用来去除形成于沟槽700的底部820处的多晶硅衬里810的一部分及氧化物804的一部分。此步骤可赋予随后形成的沟道材料与源极材料200的欧姆接触。图10说明用于形成存储器单元的垂直串的另一制造步骤的实施例。半导体材料(例如，多晶硅)1000可用来填充沟槽。在实施例中，半导体材料1000可在形成于沟槽中的存储器单元1010的垂直串的操作期间用作沟道。在实施例中，半导体材料1000与源极材料200的欧姆接触使得在操作期间能够发生从源极材料200到沟道(例如，半导体材料1000)的扩散(例如，N+扩散)。图11说明可使用图1到10的存储器单元的垂直形成串的系统的实施例。控制器1100可用来控制系统的操作。耦合到控制器1100的存储器1101可包含存储器单元的垂直形成串。在实施例中，控制器1100可通过控制、数据及地址总线耦合到存储器1101。在另一实施例中，地址及数据总线可共享共用I/O总线。设备可被界定为电路、集成电路裸片、装置或系统。结论一或多个实施例可提供掺杂金属硅化物源极。掺杂金属硅化物源极可提供低于多晶硅源极的薄层电阻，且还提供充足的栅极引发漏极漏电性能。存储器单元的垂直串可形成在掺杂金属硅化物源极上方，且半导体材料垂直地形成在存储器单元的垂直串附近。半导体材料可与掺杂金属硅化物源极接触以实现从源极到用作存储器单元的串的沟道的半导体材料的扩散。虽然本文已说明并描述了特定实施例，但是所属领域一般技术人员将明白，旨在实现相同目的的任何布置均可被所示的特定实施例取代。所属领域一般技术人员将明白许多调整。因此，本申请案旨在涵盖任何调整或变动。