一种芯片压焊块的制造方法及芯片与流程

本发明涉及半导体集成电路制造领域，尤其涉及一种芯片压焊块的制造方法及芯片。

背景技术：

在集成电路芯片的制造过程中，完成所有的前段器件制造以及后段金属互联之后，会在芯片的表面生长一层钝化层，以防止金属线在后续的步骤被机械损伤或被腐蚀。然而芯片的压焊块部分必须暴露出来，以便测试和封装。由于压焊块窗口没有任何钝化层的保护，金属直接裸露在空气中，容易在后续的工艺步骤中与空气中的水汽及含氯含氟的杂质气体发生反应而导致表面腐蚀，因此会影响芯片性能甚至导致打线失效。如图1为正常的压焊块表面的光学显微镜图，图2为发生腐蚀的压焊块表面的光学显微镜图。

目前为防止压焊块发生电化学腐蚀的方法主要是从环境控制方面入手，通常有以下两个方法：1.芯片在FAB(Wafer Fabrication Factory)厂完成加工以后，立即进入封装厂进行切割和封装，严格控制之间的等待时间；2.由FAB厂将芯片真空包装再寄往封装公司，芯片一旦拆封，需立即置于氮气柜中。

上述两种方法可以减少压焊块发生电化学腐蚀的概率，但都不容易实现，且包装和储存成本较高。

技术实现要素：

为改进现有技术中存在的问题，本发明提供一种芯片压焊块的制造方法，以解决芯片压焊块暴露在空气中发生电化学腐蚀的问题。

本发明提供的一种芯片压焊块的制造方法，包括：

在形成导电结构的衬底上生长出第一钝化层；

涂覆光刻胶，进行光刻，并刻蚀所述第一钝化层形成芯片的压焊块窗口；

去除所述光刻胶；

进行等离子体钝化处理，在所述压焊块窗口表面生成第二钝化层，所述第二钝化层为金属氧化物薄膜。

较佳地，所述等离子体钝化处理为将所述芯片置于通入氧气，或者氧气与惰性气体的混合气体的干法去胶设备中。

较佳地，所述去除所述光刻胶，具体包括：首先将所述芯片置于所述干法去胶设备中进行干法去胶处理；然后进行湿法去胶处理，去除残余的光刻胶和干法去胶处理时产生的副产物。

较佳地，所述湿法去胶为将芯片置于有机溶剂中进行湿法去胶，所述有机溶剂至少包括以下之一：丙酮、N-甲基吡咯烷酮、二甲基乙酰胺、二乙二醇丁醚。

较佳地，所述等离子体钝化处理时置于所述干法去胶设备中的时间比所述干法去胶处理时置于所述干法去胶设备中的时间短。

较佳地，所述第二钝化层厚度在20～200埃之间。

本发明还提供了一种芯片，包括：衬底层、第一钝化层和第二钝化层；所述衬底层包括电子元器件层和金属层；所述第一钝化层分布在所述金属层上压焊块窗口以外的表面上；所述第二钝化层分布在所述金属层上压焊块窗口的表面上，所述第二钝化层为金属氧化物薄膜。

较佳地，所述第二钝化层的厚度小于所述第一钝化层的厚度。

较佳地，所述第二钝化层厚度在20～200埃之间。

与现有技术相比，本发明所提供的技术方案，在形成导电结构的衬底上生长出第一钝化层，涂覆光刻胶，进行光刻，并刻蚀第一钝化层形成芯片的压焊块窗口，去除光刻胶，进行等离子体钝化处理，在压焊块窗口表面生成第二钝化层金属氧化物薄膜。该金属氧化物薄膜可以防止压焊块发生腐蚀，而且不会影响后续的封装打线，从而解决了芯片压焊块暴露在空气中发生电化学腐蚀的 问题。

附图说明

图1为正常压焊块表面的光学显微镜图片；

图2为发生腐蚀的压焊块表面的光学显微镜图片；

图3为本发明实施例中压焊块制作工艺流程图；

图4为本发明实施例中压焊块制作过程示意图。

具体实施方式

下面结合附图及具体实施例对本发明进行详细说明。

本发明提供一种芯片压焊块的制造方法，参考附图3所示的工艺流程图，包括：步骤301，在形成导电结构的衬底上生长出第一钝化层；步骤302，涂覆光刻胶，进行光刻，并刻蚀所述第一钝化层形成芯片的压焊块窗口；步骤303，去除所述光刻胶；步骤304，进行等离子体钝化处理，在所述压焊块窗口表面生成第二钝化层，所述第二钝化层为金属氧化物薄膜。

其中，所述等离子体钝化处理为将所述芯片置于通入氧气，或者氧气与惰性气体的混合气体的干法去胶设备中。

其中，所述去除所述光刻胶，具体包括：首先将所述芯片置于所述干法去胶设备中进行干法去胶处理；然后进行湿法去胶处理，去除残余的光刻胶和干法去胶处理时产生的副产物。所述湿法去胶为将芯片置于有机溶剂中进行湿法去胶，所述有机溶剂至少包括以下之一：丙酮、N-甲基吡咯烷酮、二甲基乙酰胺、二乙二醇丁醚。

其中，所述等离子体钝化处理时置于所述干法去胶设备中的时间比所述干法去胶处理时置于所述干法去胶设备中的时间短。所述第二钝化层厚度在20～200埃之间。

上述方法最终在压焊块窗口表面生成第二钝化层金属氧化物薄膜。该金属 氧化物薄膜可以防止压焊块发生腐蚀，而且不会影响后续的封装打线，从而解决了芯片压焊块暴露在空气中发生电化学腐蚀的问题。

图4为本发明实施例中压焊块制作过程示意图。参考附图4，本发明实施例中压焊块制作过程包括以下步骤：

步骤301，在形成导电结构的衬底上生长出第一钝化层，如图4中A所示。半导体衬底包括电子元器件层401和金属层402，金属层402材料可以为铜或者其它金属材料。在衬底表面生长出第一钝化层403，第一钝化层403的材料为SiN或SiO₂类含硅的绝缘材料，第一钝化层403的作用是保护金属线不发生腐蚀或机械损伤。

步骤302，涂覆光刻胶404，如图4中B所示；进行光刻，并刻蚀所述第一钝化层形成芯片的压焊块窗口405，如图4中C所示。此时芯片的压焊块以外的部分覆盖有第一钝化层403和光刻胶404。

步骤303，去除所述光刻胶404。首先将所述芯片置于所述干法去胶设备中进行干法去胶处理；然后进行湿法去胶处理，去除残余的光刻胶和干法去胶处理时产生的副产物。

本步骤中，干法去胶为将芯片置于通入氧气，或者氧气与惰性气体的混合气体的干法去胶设备中。干法去胶设备通常采用灰化器(Asher)，通过高频RF射频将氧气电离成等离子体，等离子体可以在较低的温度下(150～300摄氏度)与光刻胶404发生化学反应，生成气体并排除，达到去胶的目的。干法去胶之后，芯片表面会残留一定的干法去胶副产物和残余光刻胶406，如图4中D所示。

本步骤中，湿法去胶为将芯片置于有机溶剂中进行湿法去胶，有机溶剂通常为丙酮或羟基多巴胺类有机溶剂，至少包括以下之一：丙酮、N-甲基吡咯烷酮、二甲基乙酰胺、二乙二醇丁醚。所述湿法去胶设备为酸槽，将带有光刻胶的芯片浸入装满有机溶剂的工艺酸槽中，彻底去除残余的光刻胶和干法去胶处理时产生的副产物，如图4中E所示。

步骤304，进行等离子体钝化处理，在所述压焊块窗口表面生成第二钝化层，所述第二钝化层为金属氧化物薄膜。

本步骤中，离子体钝化处理为将芯片置于通入氧气，或者氧气与惰性气体的混合气体的干法去胶设备中。干法去胶设备通常采用灰化器(Asher)，通过高频RF射频将氧气电离成等离子体，等离子体可以在较低的温度下(150～300摄氏度)与压焊块表面发生化学反应，生成金属氧化物薄膜，形成第二钝化层407，如图4中F所示。

进一步地，第二钝化层407厚度在20～200埃之间。第二钝化层金属氧化物薄膜太厚会影响后续的封装打线，太薄了会失去保护的效果。将厚度值控制在20～200埃之间，可以防止压焊块发生腐蚀，而且不会影响后续的封装打线。

进一步地，通过设定不同型号的干法去胶设备的氧化速率和去胶时间，可以达到控制第二钝化层407厚度的目的。

本发明实施例还提供了一种芯片，参考图4中F，具体包括：衬底层、第一钝化层403和第二钝化层407；衬底层包括电子元器件层401和金属层402；第一钝化层403分布在所述金属层402上压焊块窗口以外的表面上；第二钝化层407分布在所述金属层402上压焊块窗口的表面上，第二钝化层407为金属氧化物薄膜。

进一步地，第二钝化层407厚度在20～200埃之间。第二钝化层金属氧化物薄膜太厚会影响后续的封装打线，太薄了会失去保护的效果。将厚度值控制在20～200埃之间，可以防止压焊块发生腐蚀，而且不会影响后续的封装打线。

进一步地，第二钝化层407的厚度小于第一钝化层403的厚度。

本发明实施在形成导电结构的衬底上生长出第一钝化层，然后涂覆光刻胶，进行光刻后通过刻蚀第一钝化层形成芯片的压焊块窗口，对芯片进行去胶处理。其中去胶过程包括将芯片置于干法去胶设备中进行干法去胶处理，然后进行湿法去胶处理，去除残余的光刻胶和干法去胶处理时产生的副产物，将芯片进行等离子体钝化处理，最终在压焊块窗口表面生成第二钝化层金属氧化物 薄膜。

本发明的芯片制造方法，最终在芯片的压焊块窗口生成一层致密的金属氧化物薄膜，能够阻止压焊块窗口与外界环境中的水汽，F离子，Cl离子等污染物发生电化学反应，而且不会影响后续的封装打线。

以上所述仅为本发明的实施例而已，并非用于限定本发明的保护范围。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。