多晶硅电容及制造方法与流程

本发明涉及半导体技术领域，尤其涉及一种多晶硅电容及制造方法。

背景技术：

多晶硅电容是由低电阻的多晶硅作为上下两层极板，氧化硅或者氮化硅作为绝缘介质形成的三层结构电容。

现有技术中，多晶硅电容的制造过程为：先生长低电阻的多晶硅下极板，再生长中间的氧化硅或者氮化硅绝缘层，最后生长低电阻的多晶硅上极板。然而，现有技术中，在多晶硅电容的制造过程中，需要生长三层的极板，使得多晶硅电容的制造时间长，制造成本高，得到的多晶硅电容的厚度大。

技术实现要素：

本发明提供一种多晶硅电容及制造方法，用于解决现有技术中多晶硅电容的制造时间长，制造成本高，厚度大的问题。

本发明的第一个方面是提供一种多晶硅电容的制造方法，包括：

在衬底上生长一层不掺杂的多晶硅层；

在所述多晶硅层的底层注入导电杂质，形成多晶硅电容的低阻值的下极板；

在所述多晶硅层的中层注入绝缘杂质，形成多晶硅电容的绝缘介质层；

在所述多晶硅层的上层注入所述导电杂质，形成多晶硅电容的低阻值的上极板。

进一步地，所述导电杂质为N型杂质或P型杂质；所述N型杂质为磷离子、砷离子或锑离子；所述P型杂质为铝离子或硼离子。

进一步地，所述绝缘杂质为氧离子或氮离子。

进一步地，在所述多晶硅层的上层注入所述导电杂质，形成多晶硅电容 的低阻值的上极板之后，还包括：

在所述多晶硅层上生长至少一层掺杂的多晶硅层，所述掺杂的多晶硅层的底层和上层注入有导电杂质，所述掺杂的多晶硅层的中层注入有绝缘杂质。

进一步地，采用化学气相沉积法在所述衬底上生长所述多晶硅层。

进一步地，所述多晶硅层的厚度为0-100微米。

进一步地，注入所述导电杂质或所述绝缘杂质时所需的注入能量为0-5000kev。

本发明的另一个方面提供一种多晶硅电容，包括：

衬底和多晶硅层；

所述多晶硅层设置在所述衬底上；

所述多晶硅层的底层和上层注入有导电杂质，所述多晶硅层的中层注入有绝缘杂质。

进一步地，所述导电杂质为N型杂质或P型杂质；所述N型杂质为磷离子、砷离子或锑离子；所述P型杂质为铝离子或硼离子。

进一步地，多晶硅层的层数为至少一层。

本发明中，通过在不掺杂的多晶硅层的底层注入导电杂质，形成多晶硅电容的低阻值的下极板，在不掺杂的多晶硅层的中层注入绝缘杂质，形成多晶硅电容的绝缘介质层，在不掺杂的多晶硅层的上层注入所述导电杂质，形成多晶硅电容的低阻值的上极板，形成多晶硅电容，只需要生成一层多晶硅层，从而缩短了制造时间，降低了制造成本，减少了多晶硅电容的厚度。

附图说明

图1为本发明提供的多晶硅电容的制造方法中一个实施例的流程图；

图2为本发明提供的多晶硅电容的制造方法中生长多晶硅层后的示意图；

图3为本发明提供的多晶硅电容的制造方法中形成下极板后的示意图；

图4为本发明提供的多晶硅电容的制造方法中形成绝缘介质层后的示意图；

图5为本发明提供的多晶硅电容的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明提供的多晶硅电容的制造方法中一个实施例的流程图，如图1所示，包括：

101、在衬底上生长一层不掺杂的多晶硅层。

其中，如图2所示，图2为本发明提供的多晶硅电容的制造方法中生长多晶硅层后的示意图。不掺杂的多晶硅层指的是没有掺杂导电杂质和绝缘杂质的多晶硅层。不掺杂的多晶硅层的生长方法具体可以为化学气相沉积法。不掺杂的多晶硅层的厚度具体可以为0-100微米，可以根据多晶硅电容厚度的要求进行设置。

102、在多晶硅层的底层注入导电杂质，形成多晶硅电容的低阻值的下极板。

其中，如图3所示，图3为本发明提供的多晶硅电容的制造方法中形成下极板后的示意图。具体地，导电杂质为N型杂质或P型杂质。N型杂质具体为磷离子、砷离子或锑离子。P型杂质具体可以为铝离子或硼离子。N型杂质或P型杂质具体可以通过一定能量的离子注入工序将N型杂质或P型杂质注入到多晶硅层中的具体位置。

103、在多晶硅层的中层注入绝缘杂质，形成多晶硅电容的绝缘介质层。

其中，如图4所示，图4为本发明提供的多晶硅电容的制造方法中形成绝缘介质层后的示意图。具体地，绝缘杂质为氧离子或氮离子。

104、在多晶硅层的上层注入导电杂质，形成多晶硅电容的低阻值的上极板。

其中，本实施例中，在多晶硅层中注入导电杂质或绝缘杂质时所需的注入能量为0-5000kev，注入能量具体可以与注入深度有关，也就是说，在多晶硅层的底层注入导电杂质所需的能量大于在中层注入绝缘杂质所需的能量；在多晶硅层的中层注入绝缘杂质所需的能量大于在上层注入导电杂质所需的 能量。实际中，可以根据注入绝缘杂质或导电杂质的深度来确定注入能量，以便根据注入能量在多晶硅层中注入导电杂质或绝缘杂质。

另外，还需要进行说明的是，本实施例中，还可以在多晶硅层上生长一层或多层掺杂的多晶硅层，掺杂的多晶硅层的底层和上层注入有导电杂质，所述掺杂的多晶硅层的中层注入有绝缘杂质。一层或多层掺杂的多晶硅层的生长方法见步骤101至步骤104，即重复执行步骤101至步骤104，能够得到多层的多晶硅电容，多层的多晶硅电容可以使得在使用时根据需要选择不同的容值。例如，第一层多晶硅的容值可以为1pf，第二层多晶硅的容值可以为2pf，第三层多晶硅的容值可以为3pf，实际中，若需要4pf的容值，可以将第一层多晶硅和第三层多晶硅并联，得到4pf，从而能够提高多晶硅电容的使用效率。第二层多晶硅层和第三层多晶硅层的厚度可以根据多晶硅电容整体厚度的要求进行设置。

本实施例中，通过在不掺杂的多晶硅层的底层注入导电杂质，形成多晶硅电容的低阻值的下极板，在不掺杂的多晶硅层的中层注入绝缘杂质，形成多晶硅电容的绝缘介质层，在不掺杂的多晶硅层的上层注入导电杂质，形成多晶硅电容的低阻值的上极板，形成多晶硅电容，只需要生成一层多晶硅层，从而缩短了制造时间，降低了制造成本，减少了多晶硅电容的厚度。

图5为本发明提供的多晶硅电容的结构示意图，如图5所示，包括：

衬底51和多晶硅层52；

多晶硅层52设置在衬底51上；

多晶硅层52的底层和上层注入有导电杂质，多晶硅层52的中层注入有绝缘杂质。

多晶硅层52的厚度具体可以为0-100微米。实际中，根据需要，多晶硅层52的厚度也可以设置成几百微米，此处不做具体限定。在多晶硅层52中注入导电杂质或绝缘杂质所需的注入能量可以为0-5000kev。

其中，注入能量具体可以与注入深度有关，也就是说，在多晶硅层的底层注入导电杂质所需的能量大于在中层注入绝缘杂质所需的能量；在多晶硅层的中层注入绝缘杂质所需的能量大于在上层注入导电杂质所需的能量。实际中，可以根据注入绝缘杂质或导电杂质的深度来确定注入能量，以便根据 注入能量在多晶硅层中注入导电杂质或绝缘杂质。

进一步地，导电杂质为N型杂质或P型杂质。其中，N型杂质为磷离子、砷离子或锑离子。P型杂质为铝离子或硼离子。

进一步地，绝缘杂质为氧离子或氮离子。

另外，还需要进行说明的是，本实施例中，还可以在多晶硅层上生长一层或多层掺杂的多晶硅层，掺杂的多晶硅层的底层和上层注入有导电杂质，掺杂的多晶硅层的中层注入有绝缘杂质。掺杂的多晶硅层与注入有导电杂质和绝缘杂质的多晶硅层52的结构相同，生长方法相同。掺杂的多晶硅层的结构具体可以参照多晶硅层52的结构，掺杂的多晶硅的生长方法具体可以参照图1所示实施例中注入有导电杂质和绝缘杂质的多晶硅层的生长方法，此处不再做详细说明。多层的多晶硅电容可以使得在使用时根据需要选择不同的容值。例如，第一层多晶硅的容值可以为1pf，第二层多晶硅的容值可以为2pf，第三层多晶硅的容值可以为3pf，实际中，若需要4pf的容值，可以将第一层多晶硅和第三层多晶硅并联，得到4pf；若需要5pf的容值，可以将第二层多晶硅和第三层多晶硅并联，得到5pf；从而能够提高多晶硅电容的使用效率。第二层多晶硅层和第三层多晶硅层的厚度可以根据多晶硅电容整体厚度的要求进行设置。

本实施例中，通过在不掺杂的多晶硅层的底层注入导电杂质，形成多晶硅电容的低阻值的下极板，在不掺杂的多晶硅层的中层注入绝缘杂质，形成多晶硅电容的绝缘介质层，在不掺杂的多晶硅层的上层注入导电杂质，形成多晶硅电容的低阻值的上极板，形成多晶硅电容，只需要生成一层多晶硅层，从而缩短了制造时间，降低了制造成本，减少了多晶硅电容的厚度。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。