一种X射线传感器及其制造方法与流程

本发明属于半导体器件领域，尤其涉及一种X射线传感器及其制造方法。

背景技术：

X射线探测器是一种将X射线能量转换为可供记录的电信号的装置，在X射线光源聚焦后，穿过待测样品后的X射线通过X射线传感器转换为可供记录的电信号，而后通过信号处理进行成像。

目前，半导体器件的探测器由于其体积小、速度快、便于信息处理以及设计灵活等优点，得到了广泛的应用，成为探测器市场的主流。硅漂移(SDD)探测器是半导体X射线探测器中的一种，其采用了硅漂移X射线传感器，该传感器主要包括形成在衬底中的环形的P+掺杂区、集电掺杂区、背掺杂区以及衬底中心区域上的环形的结型场效应晶体管(JEFT)，环形P+掺杂区形成了信号漂移环，衬底中激发的电子经过信号漂移区至集电掺杂区，该集成有漂移环和JFET的传感器，可以过滤信号噪声，提高收集面积，并能有效过滤噪声，放大信号，提高输出阻抗，增强探测器的灵敏度。

然而，在该传感器中，JFET与集电掺杂区通过掺杂区实现相互的隔离，这会造成器件的漏电，影响传感器的性能。

技术实现要素：

本发明的目的在于克服现有技术中的不足，提供一种X射线传感器及其制造方法，实现器件与漂移环的隔离，进一步提高传感器的性能。

为实现上述目的，本发明的技术方案为：

一种X射线传感器，包括：

衬底，具有相对的第一表面和第二表面；

第一表面的衬底中的漂移环，第二表面的衬底中的背掺杂区；

漂移环最内环内衬底中的集电掺杂区；

集电掺杂区内衬底上的隔离层；

隔离层上薄膜晶体管器件；

连接薄膜晶体管器件栅极与集电掺杂区的连接层。

可选的，薄膜晶体管器件的源漏区与集电掺杂区具有相同类型的掺杂。

可选的，薄膜晶体管器件的沟道层的材料为多晶硅、非晶硅、IGZO、ZnO或石墨烯。

可选的，形成在漂移环之间、漂移环最内环与集电掺杂区之间的衬底之上的掩膜层，所述掩膜层及隔离层由一并形成。

可选的，还包括形成在漂移环和集电掺杂区之上的盖层。

此外，本发明还提供了一种X射线传感器的制造方法，包括：

提供衬底，所述衬底具有相对的第一表面和第二表面；

在第一表面的衬底中形成漂移环，以及在第二表面的衬底中形成背掺杂区；

在漂移环内衬底中形成集电掺杂区；

在集掺杂区内衬底上形成隔离层；

在隔离层上形成薄膜晶体管器件；

形成连接薄膜晶体管器件栅极与集电掺杂区的连接层。

可选的，在衬底中形成漂移环至在隔离层上形成薄膜晶体管器件的步骤包括：

在第一表面的衬底上淀积隔离材料；

刻蚀隔离材料，在隔离材料中形成环形刻蚀区域，最内环的环形刻蚀区域中的隔离材料为隔离层，环形刻蚀区域之间的隔离材料为掩膜层；

进行掺杂，在最内环之外的环形刻蚀区域下的衬底中形成漂移环，在第二表面的衬底中形成背掺杂区；

在隔离层之上形成沟道层及其上的栅堆叠；

进行掺杂，在最内环的环形刻蚀区域下的衬底中形成集电掺杂区，以及在栅堆叠两侧的沟道层中形成源漏区。

可选的，在刻蚀隔离材料之后，进行掺杂之前，还包括：

在环形刻蚀区域的衬底上形成盖层。

可选的，薄膜晶体管器件的沟道层的材料为多晶硅、非晶硅、IGZO、ZnO或石墨烯。

可选的，在形成薄膜晶体管器件之后，形成连接层之前，还包括：

从第一表面覆盖钝化层；

形成连接薄膜晶体管器件栅极与集电掺杂区的连接层的步骤包括：刻蚀钝化层并进行填充，以形成连接薄膜晶体管器件栅极与集电掺杂区的连接层。

本发明实施例提供的X射线传感器，在漂移环内的衬底上形成了隔离层，并在隔离层上形成薄膜晶体管器件，隔离层可以有效隔离薄膜晶体管器件及其周围的掺杂区，具有更好的隔离效果，提高传感器的性能。同时，该传感器内通过薄膜晶体管器件将信号放大、过滤，提高了器件的驱动能力，且输出阻抗更大，噪声更低，漏电更小。

附图说明

为了更清楚地说明本发明实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本发明实施例的X射线传感器的俯视结构示意图；

图1A示出了图1的AA向截面结构示意图；

图2-图13示出了根据本发明的实施例的制造方法形成X射线传感器的各个制造过程中的传感器结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明 还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

参考图1和图1A、图13所示，为本发明实施例的X射线传感器的结构示意图，该X射线传感器包括：衬底100，具有相对的第一表面和第二表面；第一表面的衬底中的漂移环140，第二表面的衬底中的背掺杂区150；漂移环140最内环内衬底100中的集电掺杂区160；集电掺杂区160内衬底上的隔离层110-1；隔离层110-1上薄膜晶体管器件；连接薄膜晶体管器件栅极210与集电掺杂区160的连接层240。

在本发明中，所述衬底100为半导体衬底，通常为具有N型掺杂的硅衬底，在优选的实施例中，所述衬底为高阻硅衬底。

漂移环和背掺杂区具有相同类型的掺杂，掺杂类型通常为P+掺杂，如B离子的掺杂；集电掺杂区具有另一类型掺杂，掺杂类型通常为N掺杂，如P离子掺杂。

在漂移环最内环的衬底上形成有隔离层110-1，隔离层110-1上形成有薄膜晶体管器件，薄膜晶体管器件的结构主要包括沟道层200、沟道层200上的栅介质层201、栅介质层上的栅极210，以及栅极210两侧的沟道层中的源漏区220。该薄膜晶体管器件与集电掺杂区通过隔离层实现相互的隔离，具有更好的隔离效果，提高传感器的性能。

该隔离层110-1可以通过形成用于漂移环和集电掺杂区的掩膜层时一并形成，如图1A所示，掩膜层110-2形成在漂移环之间、漂移环最内环与集电掺杂区之间的衬底之上，掩膜层110-2和隔离层110-1可以通过刻蚀同一氧化物层或其他合适的绝缘材料层形成，一次工艺即可集成，且具有更好的隔离效果，减小器件内的漏电，提高传感器的性能。在漂移环和集电掺杂区之上还形成有盖层130，盖层用于保护掺杂区的衬底表面。

对于本发明的X射线传感器，在受到X射线辐射时，在入射窗口的背 掺杂区产生电子，电子在漂移电场作用下横向漂移至集电掺杂区，被集电掺杂区收集，集电掺杂区与薄膜晶体管器件栅极连接，薄膜晶体管工作后，电流从漏极流出，漏极电流信号用于进一步的信号分析。该传感器内通过薄膜晶体管器件将信号放大、过滤，提高了器件的驱动能力，且输出阻抗更大，噪声更低，漏电更小。

以上对本发明实施例的X射线传感器进行了详细的描述，为了更好的理解本发明的技术方案和技术效果，以下将结合附图对具体的实施例的制造方法进行详细的描述。

首先，提供衬底100，所述衬底具有相对的第一表面100-1和第二表面100-2，如图2所示。本实施例中，所述衬底100为具有n型掺杂的高阻硅衬底,。

接着，在衬底的第一表面100-1上淀积隔离材料110，如图3所示。该隔离材料110同时也可以作为硬掩膜材料，例如可以为氧化硅、氮化硅等或他们的叠层，在本实施例中，隔离材料110为氧化硅层，厚度可以为10～5000nm，典型的，隔离材料的厚度可以为400～700nm。

而后，刻蚀隔离材料110，在隔离材料中形成环形刻蚀区域120，最内环的环形刻蚀区域中的隔离材料为隔离层110-1，环形刻蚀区域之间的隔离材料为掩膜层110-2，如图4所示。

可以采用RIE(反应离子刻蚀)的方法进行隔离材料的刻蚀，刻蚀去除的部分形成环形刻蚀区域120，该环形刻蚀区域用于后续进行注入掺杂，形成所需的掺杂区，剩余的隔离材料，最内环的环形刻蚀区域中的隔离材料，即为隔离层110-1，在其上形成薄膜晶体管器件，该隔离层起到更好的隔离效果，环形刻蚀区域之间的隔离材料，即为掩膜层110-2，用于掩盖无需进行注入掺杂的区域。

为了保护环形刻蚀区域120的衬底表面，接着，可以在环形刻蚀区域120上形成盖层130，如图5所示。本实施例中，可以通过氧化工艺，在环形刻蚀区域120上形成氧化硅薄层的盖层130，厚度可以为5～500nm，典型的，盖层的厚度可以为30～200nm,该氧化硅薄层的厚度远小于掩膜层的厚度，起到保护衬底表面的作用。

在其他实施例中，也可以在刻蚀隔离材料时，刻蚀去除大部分厚度的隔离材料，仅在环形刻蚀区域保留部分厚度的隔离材料，作为盖层，在后续掺杂及刻蚀工艺中起到保护衬底的作用。

而后，进行掺杂，在最内环之外的环形刻蚀区域120下的衬底中形成漂移环140，如图6所示。本实施例中，进行重掺杂，形成重掺杂的P+漂移环140，可以进行B离子的掺杂，掺杂的能量可以为2～200keV，剂量可以为1e13～5e15cm^-2，而后，可以继续在衬底的第二表面，即背面，进行相同类型的掺杂，在衬底的背面形成背掺杂区150，如图7所示，当然，根据需要，形成背掺杂区的工艺也可以在其他步骤进行，本发明对形成背掺杂区的步骤的顺序不做限定。

接着，在隔离层110-1上形成薄膜晶体管器件。

具体的，首先，在隔离层200上形成沟道层200，如图8所示，可以通过淀积并图案化来形成该沟道层，沟道层的材料可以为多晶硅、非晶硅、IGZO、ZnO或石墨烯等，厚度可以为1～400nm，接着，在沟道层上形成栅介质层201和栅极210，栅介质层201可以为氧化硅或高k介质材料。栅极210可以为多晶硅、金属栅极等，可以为单层或叠层结构，如图9所示。而后，进行掺杂，该掺杂工艺中，进行N型掺杂，可以进行P离子的掺杂，掺杂的能量可以为2～200keV，剂量可以为1e13～5e15cm^-2，注入能量小于掺杂N型杂质扩散到隔离层下方硅衬底的最低要求。在最内环的环形刻蚀区域下的衬底中形成集电掺杂区160，同时在栅堆叠两侧的沟道层中形成源漏区220，如图10所示，该薄膜晶体管器件的源漏区可以与集电掺杂区一同形成，简化集成工艺。当然，在其他实施例中，薄膜晶体管器件的源漏区与集电掺杂区也可以分别形成，如在形成薄膜晶体管器件之前形成。

而后，进行钝化层的淀积，钝化层170覆盖上述器件，并进行平坦化，如图11所示。

接着，进行刻蚀钝化层170，以形成连接孔230，如图12所示，连接孔230分别形成在集电掺杂区160、薄膜晶体管的栅极230和源漏区220之上，用于形成后续的连接层。

而后，进行金属材料的填充及刻蚀，从而，形成连接薄膜晶体管器件栅极210与集电掺杂区160的连接层240，以及源漏区的接触塞250，如图13所示。

至此，形成了本发明实施例的X射线传感器。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。