电阻式随机存取存储器结构的制作方法

本发明涉及一种存储器结构，且特别是涉及一种电阻式随机存取存储器结构。

背景技术：

由于非挥发性存储器具有数据在断电后也不会消失的优点，因此许多电器产品中必须具备此类存储器，以维持电器产品开机时的正常操作。目前，业界积极发展的一种非挥发性存储器元件是电阻式随机存取存储器(resistive random access memory，RRAM)，其具有写入操作电压低、写入抹除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，因此在未来将可成为个人电脑和电子设备所广泛采用的非挥发性存储器元件之一。

目前业界提出一种高密度的三维电阻式随机存取存储器，然而如何进一步地提高适用于大电流操作的三维电阻式随机存取存储器的面积使用率为目前业界积极追求的目标。

技术实现要素：

本发明的目的在于提供一种电阻式随机存取存储器结构，其可有效地提高适用于大电流操作的存储器的面积使用率。

为达上述目的，本发明提出一种电阻式随机存取存储器结构，包括至少一个电阻式随机存取存储器。电阻式随机存取存储器包括晶体管、介电层及多个第一电阻式随机存取存储单元串。介电层覆盖晶体管。第一电阻式随机存取存储单元串设置于介电层中。各个第一电阻式随机存取存储单元串包括多个第一存储单元、多条第一位线及内连线结构。第一位线分别电连接各个第一存储单元。内连线结构电连接于第一存储单元，并且第一位线与内连线结构分别位于第一存储单元两侧。第一电阻式随机存取存储单元串包含的内连线结构彼此分离，且内连线结构将第一电阻式随机存取存储单元串电连接 至同一晶体管的同一端子。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，晶体管例如是单一个晶体管或串联的两个晶体管。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，晶体管例如是金属氧化物半场效晶体管、双载流子接面晶体管(bipolar junction transistor)、接面场效晶体管(junction field effect transistor)、金属半导体场效晶体管(metal-semiconductor field effect transistor)或调变掺杂场效晶体管(modulation doped field effect transistor)。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，各个第一存储单元包括第一电极、第二电极及第一可变电阻结构。第一电极电连接于内连线结构。第二电极设置于第一电极的侧壁上。第一可变电阻结构设置于第一电极与第二电极之间。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，各个第一存储单元还包括氧化硅层及阻障层。氧化硅层设置于第一电极与第一可变电阻结构之间。阻障层设置于第一可变电阻结构与第二电极之间。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，部分第二电极可位于第一电极的上表面上。电阻式随机存取存储器还包括绝缘层。绝缘层设置于第二电极与第一电极的上表面之间。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，电阻式随机存取存储器还包括至少一个第二电阻式随机存取存储单元串。第二电阻式随机存取存储单元串设置于介电层中。第二电阻式随机存取存储单元串包括多个第二存储单元与电连接于第二存储单元的内连线结构。第二电阻式随机存取存储单元串与第一电阻式随机存取存储单元串中的一者共用内连线结构且电连接至同一晶体管的同一端子。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，各个第二存储单元包括第三电极、第四电极及第二可变电阻结构。第三电极电连接于内连线结构。第四电极设置于第三电极的侧壁上。第二可变电阻结构设置于第三电极与第四电极之间。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，各个第二存储单元还包括氧化硅层及阻障层。氧化硅层设置于第三电极与第二可变电阻结构之间。阻障层设置于第二可变电阻结构与第四电极之间。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，部分第四电极可位于第三电极的上表面上，且电阻式随机存取存储器还包括绝缘层。绝缘层设置于第四电极与第三电极的上表面之间。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，电连接至同一晶体管的同一端子的第一存储单元与第二存储单元中的相邻两个例如是不共用位线。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，电连接至不同晶体管的第一存储单元与第二存储单元中的相邻两个可共用位线。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，电连接至同一晶体管的同一端子的第一存储单元中的相邻两个例如是不共用位线。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，电连接至不同晶体管的第一存储单元中的相邻两个可共用位线。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，当电阻式随机存取存储器的数量为多个时，不同电阻式随机存取存储器中的多条位线可通过同一层中的导体层或下方的导体层进行电连接。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，各个内连线结构包括多层第一导体层及至少一层第二导体层。第一导体层堆叠设置且彼此电连接。第二导体层设置于第一导体层的侧壁上。

依照本发明的一实施例所述，在电阻式随机存取存储器结构中，各个内连线结构包括多层阻障层，分别覆盖第一导体层的侧壁与下表面，且覆盖第二导体层的侧壁与下表面。

基于上述，在本发明所提出的电阻式随机存取存储器结构中，由于单一个电阻式随机存取存储器具有多个第一电阻式随机存取存储单元串，且多个第一电阻式随机存取存储单元串通过彼此分离的不同内连线结构电连接至同一晶体管的同一端子，因此可有效地提高适用于大电流操作的存储器的面积使用率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1为本发明一实施例的电阻式随机存取存储器结构的立体图；

图2为图1中的单一个电阻式随机存取存储器的立体图；

图3为图1的立体上视图；

图4为沿着图1中的I-I’剖面线的剖视图；

图5为本发明另一实施例的晶体管的剖视图；

图6为本发明另一实施例的电阻式随机存取存储器结构的剖视图；

图7为本发明另一实施例的电阻式随机存取存储器结构的剖视图。

符号说明

10、20、30：电阻式随机存取存储器结构

12、22、32：电阻式随机存取存储器

100：基底

102：晶体管

103、103a～103i：介电层

104、104a：栅极

105：第一电阻式随机存取存储单元串

106、106a：栅介电层

107：隔离结构

108、108a、110、110a：掺杂区

109：第一存储单元

112、112a：间隙壁

113、117：内连线结构

114、114a：掺杂延伸区

115a～115d：第一导体层

116：第二导体层

118：阻障层

120：第一电极

122：第二电极

124：第一可变电阻结构

126a～126e：位线

128、142：绝缘层

130、148：氧化硅层

131：源极线

132：第二电阻式随机存取存储单元串

134：第二存储单元

136：第三电极

138：第四电极

140：第二可变电阻结构

144、146：导体层

具体实施方式

图1为本发明一实施例的电阻式随机存取存储器结构的立体图。图2为图1中的单一个电阻式随机存取存储器的立体图。图3为图1的立体上视图。图4为沿着图1中的I-I’剖面线的剖视图。在图1至图3的立体图中，为了清楚地进行说明，省略绘示介电层、阻障层与存储单元中的氧化硅层。

请参照图1至图4，电阻式随机存取存储器结构10包括至少一个电阻式随机存取存储器12。电阻式随机存取存储器12包括晶体管102、介电层103及多个第一电阻式随机存取存储单元串105。在此实施例中，电阻式随机存取存储器结构10是以包括多个电阻式随机存取存储器12为例来进行说明。

晶体管102例如是单一晶体管或串联的两个晶体管。晶体管102例如是金属氧化物半场效晶体管、双载流子接面晶体管、接面场效晶体管、金属半导体场效晶体管或调变掺杂场效晶体管。

在此实施例中，晶体管102是以单一个金属氧化物半场效晶体管为例进行说明，但本发明并不以此为限。晶体管102包括栅极104、栅介电层106、掺杂区108、掺杂区110、间隙壁112及掺杂延伸区114。栅介电层106位于栅极104与基底100之间。掺杂区108与掺杂区110分别位于栅极104两侧的基底100中。在此实施例中，掺杂区108与掺杂区110分别可作为晶体管102的端子。举例来说，掺杂区108可作为漏极使用，且掺杂区110可作为源极使用。间隙壁112位于栅极104两侧的基底100上。掺杂延伸区114位于间隙壁112下方的基底100中，且可作为轻掺杂漏极(LDD)使用。晶体管102中的各构件的材料与制造方法为本领域技术人员所周知，故于此不再赘述。

图5为本发明另一实施例的晶体管的剖视图。在另一实施例中，电阻式随机存取存储器12中的晶体管102也可采用串联的两个晶体管。请同时参 照图1与图5，图5的晶体管202与图1的晶体管102的差异在于：晶体管202除了包括晶体管102外，还包括晶体管102a。在图5中，晶体管102a包括栅极104a、栅介电层106a、掺杂区108a、掺杂区110、间隙壁112a及掺杂延伸区114a。栅极104a位于栅极104一侧的基底100上。栅介电层106a位于栅极104a与基底100之间。掺杂区108a与掺杂区110位于栅极104a两侧的基底100中。在此实施例中，掺杂区108与掺杂区108a分别可作为晶体管202的端子。举例来说，掺杂区108可作为漏极使用，且掺杂区108a可作为源极使用。间隙壁112a位于栅极104a两侧的基底100上。掺杂延伸区114a位于间隙壁112a下方的基底100中，且可作为轻掺杂漏极(LDD)使用。晶体管202中的各构件的材料与制造方法为本领域技术人员所周知，故于此不再赘述。在图5的实施例中，晶体管102与晶体管102a例如是通过共用掺杂区110而进行串联。

请继续参照图1至图4，电阻式随机存取存储器结构10还可包括隔离结构107，设置于相邻两个晶体管102之间。隔离结构107例如是浅沟渠隔离结构。

介电层103覆盖晶体管102。在此实施例中，介电层103例如是至少由介电层103a～103i所形成，但本发明并不以此为限。所属技术领域具有通常知识者应可依照产品设计需求(如，内连线结构的层数或存储单元数量等)来调整介电层103的层数。介电层103的材料例如是氧化硅。介电层103的形成方法例如是化学气相沉积法。

第一电阻式随机存取存储单元串105设置于介电层103中。各个第一电阻式随机存取存储单元串105包括多个第一存储单元109及内连线结构113。在此实施例中，是以单一个电阻式随机存取存储器12具有两个第一电阻式随机存取存储单元串105为例来进行说明，但本发明并不以此为限。只要单一个电阻式随机存取存储器12具有两个以上的第一电阻式随机存取存储单元串105即属于本发明所保护的范围。

此外，在图4的页面最右侧的电阻式随机存取存储器12中，虽然第一电阻式随机存取存储单元串105中的第一存储单元109均是位于内连线结构113的左侧，但本发明并不以此为限。所属技术领域具有通常知识者可依照产品设计需求来调整第一电阻式随机存取存储单元串105中的第一存储单元109的位置，亦即可选择性地将第一存储单元109设置于内连线结构113的 左侧或右侧。

请继续参照图1至图4，内连线结构113电连接于第一存储单元109。内连线结构113彼此分离，且内连线结构113将多个第一电阻式随机存取存储单元串105电连接至同一晶体管102的同一端子(如，掺杂区108)。

各个内连线结构113包括第一导体层115a～115d及至少一层第二导体层116。第一导体层115a～115d堆叠设置且彼此电连接。第二导体层116设置于第一导体层115d的侧壁上。第一导体层115a～115d及第二导体层116的材料分别例如是铜、铝或钨。在此实施例中，第一导体层115a的材料是以钨为例进行说明，且第一导体层115b～115d及第二导体层116的材料是以铜为例进行说明。内连线结构113的形成方法例如是金属镶嵌法或组合使用沉积制作工艺、光刻制作工艺与蚀刻制作工艺而形成。

此外，各个内连线结构还包括多层阻障层118。阻障层118覆盖第一导体层115b～115d的侧壁与下表面，且覆盖第二导体层116的侧壁与下表面，可用以防止铜扩散。

各个第一存储单元109包括第一电极120、第二电极122及第一可变电阻结构124。第一电极120电连接于内连线结构113。第一电极120可为内连线结构113(如，第二导体层116)的一部分。

第二电极122设置于第一电极120的侧壁上。第二电极122分别可为位线126a、126b的一部分。位线126a、126b的材料分别例如是铜、铝或钨。在此实施例中，位线126a、126b的材料是以铜为例进行说明。位线126a、126b的形成方法例如是金属镶嵌法或组合使用沉积制作工艺、光刻制作工艺与蚀刻制作工艺而形成。

此外，部分第二电极122可位于第一电极120的上表面上。此时，电阻式随机存取存储器12还可包括绝缘层128。绝缘层128设置于第二电极122与第一电极120的上表面之间，以电性隔离第二电极122与第一电极120。绝缘层128的材料例如是氮化硅。绝缘层128的形成方法例如是化学气相沉积法。

第一可变电阻结构124设置于第一电极120与第二电极122之间。第一可变电阻结构124的材料例如是金属氧化物，如氧化铪、氧化镁、氧化镍、氧化铌、氧化钛、氧化铝、氧化钒、氧化钨、氧化锌或氧化钴。第一可变电阻结构124的形成方法例如是化学气相沉积法。此外，存储单元109中的第 二电极122与周边电路区中的金属内连线(未绘示)可采用同一道金属制作工艺所形成。因此，为了避免在周边电路区中的金属内连线中形成第一可变电阻结构124，可在形成第一可变电阻结构124之前，先在周边电路区中预定形成的金属内连线的开口中填入牺牲层(如，多晶硅层)，且在形成第一可变电阻结构124之后，移除牺牲层。如此一来，通过后续金属制作工艺所形成的周边电路区中的金属内连线不会产生因第一可变电阻结构124而使得阻值提高的问题。

此外，各个第一存储单元109还包括氧化硅层130及阻障层118。氧化硅层130设置于第一电极120与第一可变电阻结构124之间。当第一存储单元109中具有氧化硅层130时，第一可变电阻结构124与氧化硅层130可产生二极体的效果，而能够有效地阻挡漏电流(sneak current)，进而防止误动作产生。氧化硅层130的形成方法例如是化学气相沉积法。此外，氧化硅层130的形成方法也可采用如同上述第一可变电阻结构124的形成方法，而可通过牺牲层来避免在周边电路区中的金属内连线中形成氧化硅层130，因此周边电路区中的金属内连线不会产生因氧化硅层130而使得阻值提高的问题

阻障层118设置于第一可变电阻结构124与第二电极122之间。在此实施例中，阻障层118也可覆盖位线126a、126b的侧壁与下表面。

在此实施例中，各个电阻式随机存取存储器12还可包括内连线结构117与源极线131。内连线结构117可将源极线131连接至晶体管102的另一端子(如，掺杂区110)。内连线结构117与源极线131的材料分别例如是铜、铝或钨。内连线结构117与源极线131的形成方法分别例如是金属镶嵌法或组合使用沉积制作工艺、光刻制作工艺与蚀刻制作工艺而形成。

此外，各个电阻式随机存取存储器12还可包括至少一个第二电阻式随机存取存储单元串132，以更进一步地提高适用于大电流操作的存储器的面积使用率。第二电阻式随机存取存储单元串132设置于介电层103中。第二电阻式随机存取存储单元串132包括多个第二存储单元134与电连接于第二存储单元134的内连线结构113。第二电阻式随机存取存储单元串132与第一电阻式随机存取存储单元串105可共用内连线结构113且电连接至同一晶体管102的同一端子(如，掺杂区108)。

此外，各个第二存储单元134包括第三电极136、第四电极138及第二可变电阻结构140。第三电极136电连接于内连线结构113。第三电极136 可为内连线结构113(如，第二导体层116)的一部分。

第四电极138设置于第三电极136的侧壁上。第四电极138分别可为位线126c的一部分。位线126c的材料与形成方法与位线126a、126b相似，故于此不再赘述。

此外，部分第四电极138可位于第三电极136的上表面上。此时，电阻式随机存取存储器12还可包括绝缘层142。绝缘层142设置于第四电极138与第三电极136的上表面之间，以电性隔离第四电极138与第三电极136。绝缘层142的材料与形成方法与绝缘层128相似，故于此不再赘述。

当电阻式随机存取存储器12的数量为多个时，不同电阻式随机存取存储器12中的位线126a～126c可通过同一层中的导体层或下方的导体层进行电连接，但本发明并不以此为限。所属技术领域具有通常知识者可依据产品设计需求来决定是否将不同电阻式随机存取存储器12中的位线126a～126c进行电连接以及采用何种方式进行电连接。举例来说，请参照图3，不同电阻式随机存取存储器12中的位线126c可经由同一层导体层以一体成形的方式形成，因此可通过同一层中的导体层进行电连接。不同电阻式随机存取存储器12中的位线126a可通过下方的导体层144进行电连接。不同电阻式随机存取存储器12中的位线126b可通过下方的导体层146进行电连接。另一方面，位于不同高度位置的位线126a相互隔离且互不电连接。位于不同高度位置的位线126b相互隔离且互不电连接。位于不同高度位置的位线126c相互隔离且互不电连接。

请继续参照图1至图4，第二可变电阻结构140设置于第三电极136与第四电极138之间。第二可变电阻结构140的材料与形成方法与第一可变电阻结构124相似，故于此不再赘述。

各个第二存储单元134也可还包括氧化硅层148及阻障层118。氧化硅层148设置于第三电极136与第二可变电阻结构140之间。氧化硅层148的材料、形成方法及功效与氧化硅层130相似，故于此不再赘述。阻障层118设置于第二可变电阻结构140与第四电极138之间。在此实施例中，阻障层118也可覆盖位线126c的侧壁与下表面。

在图4的页面最右侧的电阻式随机存取存储器12中，为了便于说明，而将共用同一个内连线结构113的两个电阻式随机存取存储单元串中的左侧的一个定义为第一电阻式随机存取存储单元串105且将右侧的一个定义为第 二电阻式随机存取存储单元串132，但本发明并不以此为限。如图4中的其他电阻式随机存取存储器12所标示，也可将共用同一个内连线结构113的第一电阻式随机存取存储单元串105与第二电阻式随机存取存储单元串132的位置互换。换言之，只要将共用同一个内连线结构113的两个电阻式随机存取存储单元串分别定义为第一电阻式随机存取存储单元串105与第二电阻式随机存取存储单元串132即可。

在此实施例中，单一个电阻式随机存取存储器12中的第二电阻式随机存取存储单元串132的数量是以一个为例来进行。在其他实施例中，各个电阻式随机存取存储器12也可包括两个以上第二电阻式随机存取存储单元串132，只要各个电阻式随机存取存储器12中的第二电阻式随机存取存储单元串132的数量小于等于第一电阻式随机存取存储单元串105的数量即可。在上述各种态样的实施例中，电连接至同一晶体管102的同一端子(如，掺杂区108)的第一存储单元109与第二存储单元134中的相邻两个例如是不共用位线126a～126c。电连接至不同晶体管102的第一存储单元109与第二存储单元134中的相邻两个可共用位于其间的位线126a、126b或126c。

在其他实施例中，电阻式随机存取存储器12也可不包括第二电阻式随机存取存储单元串132。此时，电连接至同一晶体管102的同一端子(如，掺杂区108)的第一存储单元109中的相邻两个例如是不共用位线。

此外，在电阻式随机存取存储器12不包括第二电阻式随机存取存储单元串132的情况下，可通过调整第一电阻式随机存取存储单元串105中的第一存储单元109的位置(可选择性地将第一存储单元109设置于内连线结构113的左侧或右侧)，而使得电连接至不同晶体管102的第一存储单元109中的相邻两个可共用位线。

在此实施例中，单一个晶体管102可电连接至12个存储单元(8个第一存储单元109与4个第二存储单元134)，但本发明并不以此为限，所属技术领域具有通常知识者可依照产品的布局设计来调整单一个晶体管102所电连接的存储单元数量。

基于上述实施例可知，在电阻式随机存取存储器结构10中，由于单一个电阻式随机存取存储器12具有多个第一电阻式随机存取存储单元串105，且多个第一电阻式随机存取存储单元串105通过彼此分离的不同内连线结构113电连接至同一晶体管102的同一端子，因此可有效地提高适用于大电流 操作的存储器的面积使用率。

图6为本发明另一实施例的电阻式随机存取存储器结构的剖视图。请同时参照图4与图6，图6的电阻式随机存取存储器结构20与图4的电阻式随机存取存储器结构10的差异在于：电阻式随机存取存储器结构20中的单一个电阻式随机存取存储器22包括两个第二电阻式随机存取存储单元串132，且多了位线126d。共用内连线结构113的第二电阻式随机存取存储单元串132与第一电阻式随机存取存储单元串105电连接至同一晶体管102的同一端子(如，掺杂区108)并且分别电连接不同的位线126。此外，图6的电阻式随机存取存储器结构20与图4的电阻式随机存取存储器结构10中相似的构件使用相同标号表示，故于此不再赘述。

基于上述实施例可知，在电阻式随机存取存储器结构20中，由于单一个电阻式随机存取存储器22具有多个第一电阻式随机存取存储单元串105，且多个第一电阻式随机存取存储单元串105通过彼此分离的不同内连线结构113电连接至同一晶体管102的同一端子，因此可有效地提高适用于大电流操作的存储器的面积使用率。

图7为本发明另一实施例的电阻式随机存取存储器结构的剖视图。请同时参照图4与图7，图7的电阻式随机存取存储器结构30与图4的电阻式随机存取存储器结构10的差异在于：电阻式随机存取存储器结构30中的单一个电阻式随机存取存储器32包括三个第一电阻式随机存取存储单元串105，且多了位线126e，其中一个第一电阻式随机存取存储单元串105未与相邻存储单元串共用位线126或者内连线结构113。此外，图7的电阻式随机存取存储器结构30与图4的电阻式随机存取存储器结构10中相似的构件使用相同标号表示，故于此不再赘述。

基于上述实施例可知，在电阻式随机存取存储器结构30中，由于单一个电阻式随机存取存储器32具有多个第一电阻式随机存取存储单元串105，且多个第一电阻式随机存取存储单元串105通过彼此分离的不同内连线结构113电连接至同一晶体管102的同一端子，因此可有效地提高适用于大电流操作的存储器的面积使用率。

综上所述，在上述实施例的电阻式随机存取存储器结构中，多个第一电阻式随机存取存储单元串通过彼此分离的不同内连线结构电连接至同一晶体管的同一端子，因此可有效地提高适用于大电流操作的存储器的面积使用 率。

虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。