半导体器件的制备方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的制备方法。

背景技术：

随着半导体技术的不断发展，半导体器件的关键尺寸不断减小。并且，现有技术中已采用双层多晶硅制备双栅极的互连器件，使得器件的面积不断减小。

现有技术中，参考图1a所示，制备双层多晶硅时，先在半导体衬底1上形成第一多晶硅栅极2，再在第一多晶硅栅极2上形成绝缘层6，之后，在第一多晶硅栅极2和绝缘层6周围形成侧墙4，接着，在器件上形成第二多晶硅栅极3，从而形成双栅极的互连器件。在后续的过程中，有些区域需要将第一多晶硅栅极2上的第二多晶硅栅极3以及绝缘层6去除，形成如图1b中所示的结构。

然后，目前通常在第二多晶硅栅极3上形成掩膜层以及光阻(图中未示出)，先进行干法刻蚀去除部分第二多晶硅栅极3，再采用湿法刻蚀工艺去除绝缘层6，但发明人发现，由于湿法刻蚀工艺各向同性的特性，湿法刻蚀绝缘层6的同时会刻蚀部分侧墙4，如图1b中虚线框5中所示的区域，从而影响绝缘层6绝缘隔离的作用。

为解决上述问题，发明人还尝试先采用干法刻蚀去除部分绝缘层6，再采用湿法刻蚀工艺完全去除绝缘层6。然而，干法刻蚀工艺刻蚀绝缘层6的过程中，干法刻蚀过程同样会刻蚀第二多晶硅栅极3，造成第二多晶硅栅极3的损失，如图1c中的虚线框7中所示的区域。

基于上述分析，现有技术中形成双栅极互联器件的过程中，会对侧墙4以及第二多晶硅栅极3造成损伤，影响器件的性能。

技术实现要素：

本发明的目的在于，提供一种半导体器件的制备方法，解决现有技术中刻 蚀绝缘层损伤侧墙或多晶硅栅极的问题。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供半导体衬底，所述半导体衬底的预定区域上形成有层叠设置的第一多晶硅层和第一介质层以及围绕所述第一多晶硅层以及第一介质层的侧墙；

形成第二多晶硅层和保护层，所述第二多晶硅层覆盖所述第一介质层、所述侧墙以及所述半导体衬底，所述保护层覆盖所述第二多晶硅层；

去除所述第一多晶硅层上方的第二多晶硅层以及所述第一多晶硅上方的所述保护层，形成暴露所述第一介质层的开口；

形成第二介质层，所述第二介质层覆盖所述开口的底壁和侧壁以及所述保护层；

采用干法刻蚀工艺去除所述保护层上的第二介质层、所述第一多晶硅上的部分第二介质层以及所述第一多晶硅上的部分第一介质层；

采用湿法刻蚀工艺去除所述保护层；以及

采用湿法刻蚀工艺去除所述第一介质层和所述第二介质层。

可选的，所述保护层的材料为氧化硅，所述保护层的厚度为50nm～100nm。

可选的，采用氢氟酸溶液湿法刻蚀所述保护层，刻蚀的时间为1min～5min。

可选的，所述第一介质层的材料为氮化硅，所述第一介质层的厚度为200nm～500nm。

可选的，所述第二介质层的材料为氮化硅，所述第二介质层的厚度为50nm～100nm。

可选的，采用等离子体干法刻蚀工艺去除部分所述第一介质层和部分所述第二介质层，采用的等离子体为Ar，O2，CF4和CHF3。

可选的，采用磷酸溶液湿法刻蚀去除所述第一介质层和所述第二介质层，刻蚀的时间为1min～5min。

可选的，所述侧墙的材料为氮化硅。

可选的，形成暴露所述第一介质层的开口的具体步骤包括：

沉积抗反射层，所述抗反射层覆盖所述保护层；

形成图案化的光阻，所述图案光的光阻覆盖部分所述抗反射层；

以所述图案化的光阻为掩膜刻蚀所述保护层和所述第二多晶硅层，形成所 述开口。

可选的，采用干法刻蚀工艺刻蚀所述保护层和所述第二多晶硅层.

可选的，刻蚀所述保护层采用的等离子体为Ar、CF4和CHF3，刻蚀所述第二多晶硅层采用的等离子体为C2F2，CF4，O2和HBr。

可选的，所述半导体器件为双栅极器件。

本发明的半导体器件的制备方法中，在形成第二多晶硅层之后，在第二多晶硅层上形成保护层，并且，在刻蚀保护层和第二多晶硅层之后，在第一介质层上形成第二介质层。采用干法刻蚀第二介质层和第一介质层时，保护层可以防止干法刻蚀工艺损伤第二多晶硅层，并且，保留侧墙周围的部分第二介质层以及部分第一介质层，在采用湿法刻蚀工艺去除保护层时，第二介质层和第一介质层可以保护侧墙不受湿法刻蚀工艺的影响。最后，通过湿法刻蚀工艺将保护层、第一介质层和第二介质层完全去除。综上所述，本发明可以保护侧墙和第二多晶硅层不受刻蚀工艺的影响，提高器件的性能。

附图说明

图1a为现有技术中形成的双层多晶硅栅极的结构剖面示意图；

图1b为现有技术中去除绝缘层之后的器件结构的剖面示意图；

图1c为现有技术中去除绝缘层之后的器件结构的剖面示意图；

图2为本发明一实施例中半导体器件的制备方法的流程图；

图3a-图3h为本发明一实施例中半导体器件的制备方法中各步骤对应的结构的剖面示意图。

具体实施方式

下面将结合示意图对本发明的半导体器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

本发明的核心思想在于，在形成第二多晶硅层之后，在第二多晶硅层上形成保护层，并且，在刻蚀保护层和第二多晶硅层之后，在第一介质层上形成第 二介质层。在采用干法刻蚀第二介质层和第一介质层时，保护层防止干法刻蚀工艺损伤第二多晶硅层，并且，保留侧墙周围的部分第二介质层以及部分第一介质层，在采用湿法刻蚀工艺去除保护层时，第二介质层和第一介质层保护侧墙不受湿法刻蚀工艺的影响。最后，通过湿法刻蚀工艺将保护层、第一介质层和第二介质层完全去除，本发明中，保护侧墙和第二多晶硅层不受刻蚀工艺的影响，提高器件的性能。

以下结合附图2以及图3a～3h对本发明的半导体器件的制备方法进行详细的描述，其中，图2为本发明的半导体器件制备方法的流程图，图3a-图3h为本发明一实施例中半导体器件的制备方法中各步骤对应的结构的剖面示意图。

参考图3a所示，首先，执行步骤S1，提供半导体衬底10，所述半导体衬底10可以为单晶硅衬底、SOI衬底、锗硅衬底或其它本领域技术人员公知的半导体材料制成的衬底等。在所述半导体衬底10上沉积第一多晶硅层20和第一介质层30，本实施例中，采用化学气相沉积工艺在所述半导体衬底10上形成第一多晶硅层20和第一介质层30，所述第一介质层30的材料为氮化硅，所述第一介质层30的厚度为200nm～500nm。之后，对第一介质层20和第一多晶硅层30进行刻蚀，从而在所述半导体衬底10的预定区域上形成如图3a所示的层叠的第一多晶硅层20以及第一介质层30。接着，在部分所述半导体衬底10上形成侧墙40，所述侧墙40包围在所述第一多晶硅层20以及所述第一介质层30的周围，所述侧墙40的材料为氮化硅。在本实施例中，所述侧墙40作为第一多晶硅20的保护层。

执行步骤S2，继续参考图3a，形成第二多晶硅层50和保护层60，所述第二多晶硅层50覆盖所述第一介质层30、所述侧墙40以及所述半导体衬底10，所述保护层60覆盖所述第二多晶硅层50。本实施例中，采用化学气相沉积工艺在所述半导体衬底10的上方沉积所述第二多晶硅层50和所述保护层60，所述保护层60的材料为氧化硅，所述保护层60的厚度为50nm～100nm。在本发明中，所述保护层60用于后续工艺中保护第二多晶硅层50不受刻蚀工艺的损伤。

执行步骤S3，参考图3b所示，沉积抗反射层70，所述抗反射层70覆盖所述保护层60，之后在所述抗反射层70上旋涂光刻胶，经过曝光、显影等步骤形成图案化的光阻80，所述图案光的光阻80覆盖部分所述抗反射层70。接着， 以所述图案化的光阻80为掩膜选择性刻蚀所述保护层60和所述第二多晶硅层50，去除所述第一多晶硅层20上方的第二多晶硅层50以及所述第一多晶硅20上方的所述保护层60形成开口31，所述开口31暴露出所述第一介质层30。接着，去除所述图案化的光阻80以及抗反射层70，形成图3c中所示的结构。在本实施例中，采用等离子体干法刻蚀工艺刻蚀所述保护层60和所述第二多晶硅层50，刻蚀所述保护层60采用的等离子体为Ar、CF₄和CHF₃，刻蚀所述第二多晶硅层50采用的等离子体为C₂F₂，CF₄，O₂和HBr。由于等离子体干法刻蚀工艺各向同性的特性，从而等离子体仅刻蚀第一多晶硅层20上方的第二多晶硅层50和保护层50，不会影响其他区域的第二多晶硅层50和保护层60。

执行步骤S4，参考图3d所示，形成第二介质层90，所述第二介质层90覆盖所述开口31的底壁和侧壁以及所述保护层60，即所述第二介质层90覆盖所述第一介质层30、部分所述第二多晶硅层50以及所述保护层60，在本实施例中，所述第二介质层90的材料为氮化硅，所述第二介质层90的厚度为50nm～100nm。

执行步骤S5，参考图3e所示，刻蚀所述第一介质层30和所述第二介质层90，去除所述保护层60上方的第二介质层90、所述第一多晶硅层20上的部分所述第二介质层90以及所述第一多晶硅20上的部分所述第一介质层30，从而在所述开口31的底壁和侧壁形成侧墙保护层91。本实施例中，所述第一介质层30和第二介质层90同为氮化硅材料，因此，可以同时刻蚀第一介质层30和第二介质层90，刻蚀第一介质层30和第二介质层90的步骤为：

首先，参考图3f所示，回刻蚀所述第二介质层90，去除所述保护层60上的所述第二介质层90，仅保留开口中的介质层92。采用等离子体干法刻蚀工艺回刻蚀所述第二介质层90，采用的等离子体为Ar，O₂，CF₄和CHF₃刻蚀所述第二介质层。可以理解的是，回刻蚀所述第二介质层90的过程中，还可以去除所述第一介质层30上方的部分所述第二介质层90，或者完全去除所述第一介质层30上方的所述第二介质层90，或者完全去除所述第一介质层30上方的所述第二介质层90并去除部分所述第一介质层30。

接着，继续刻蚀开口中的介质层92，即：采用等离子体刻蚀工艺刻蚀所述第一介质层30和所述第二介质层90，去除所述第一多晶硅20上方的部分所述 第一介质层30以及所述第一多晶硅20上方的部分所述第二介质层90，仅保留开口31底壁和侧壁的部分介质层，从而在所述开口31的底壁和侧壁形成侧墙保护层91。同样的，采用等离子体干法刻蚀工艺刻蚀所述第一介质层30和所述第二介质层90，采用等离子体为Ar，O₂，CF₄和CHF₃刻蚀所述第一介质层30和所述第二介质层90。侧墙保护层91为一层较薄的氮化硅介质材料，在后续的湿法刻蚀工艺中侧墙不受损伤。

需要说明的是，本实施例中，所述第一介质层30和所述第二介质层90均为氮化硅，从而可以采用相同的刻蚀工艺刻蚀所述第一介质层30和第二介质层90。然而，本领域技术人员均可以理解的是，在本发明的其他实施例中，所述第二介质层90还可以采用其他的介质材料，例如SiON等，从而，分别采用不同的刻蚀干法刻蚀工艺刻蚀所述第二介质层90和第一介质层30，例如，采用不同的刻蚀气体以及刻蚀时间，最终，在开口31的侧壁和底壁形成图3e中所示的侧墙保护层91即可。侧墙保护层91在后续的湿法刻蚀工艺中保护所述侧墙40不受刻蚀溶液的影响。

在本实施例中，在干法刻蚀所述第一介质层30和第二介质层90的过程中，保护层60可以保护所述第二多晶硅层50不受刻蚀工艺的影响。

执行步骤S6，参考图3g所示，采用湿法刻蚀工艺刻蚀所述保护层60，去除所述保护层60。本实施例中，采用氢氟酸(HF)溶液刻蚀所述保护层60，湿法刻蚀的时间为1min～5min，例如3min。

执行步骤S7，参考图3h所示，采用湿法刻蚀工艺刻蚀所述侧墙保护层91，去除所述侧墙保护层91，形成图3h中所示的半导体器件。本实施例中，形成的半导体器件为双栅极器件，但本发明中，并不限于双栅极器件，还可以为本领域技术人员所公知的其他的器件结构。在本实施例中，所述侧墙保护层91由部分所述第一介质层30和部分第二介质层90组成，即，刻蚀剩余的部分所述第一介质层30和部分第二介质层90，从而可以采用磷酸(H₃PO₄)溶液湿法刻蚀所述侧墙保护层91。可以理解的是，由于侧墙保护层91是一层较薄的介质层材料，因此，磷酸湿法刻蚀的时间为1min～5min，例如2min，相对于现有技术中对绝缘层的湿法刻蚀时间，本发明采用的湿法刻蚀时间大大缩短了，在该刻蚀时间下，磷酸溶液对于侧墙40的损伤可以忽略不计的，从而解决现有技术中侧 墙40受到损伤的技术问题。

同样的，当所述第一介质层30与所述第二介质层90采用不同的材料时，可以分别采用刻蚀不同的刻蚀溶液刻蚀所述侧墙保护层91，并最终将侧墙保护层91去除，形成图3h的结构，此为本领域技术人员都可以理解的，本发明对此不做赘述。

综上所述，本发明的半导体器件的制备方法，在形成第二多晶硅层之后，在第二多晶硅层上形成保护层，并且，在刻蚀保护层和第二多晶硅层之后，在第一介质层上形成第二介质层。在采用干法刻蚀第二介质层和第一介质层时，保护层防止干法刻蚀工艺损伤第二多晶硅层，并且，保留侧墙周围的部分第二介质层以及部分第一介质层，在采用湿法刻蚀工艺去除保护层时，第二介质层和第一介质层保护侧墙不受湿法刻蚀工艺的影响。最后，通过湿法刻蚀工艺将保护层、第一介质层和第二介质层完全去除，本发明中，保护侧墙和第二多晶硅层不受刻蚀工艺的影响，提高器件的性能。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。